[发明专利]半导体器件和栅极驱动器电路

说明书

公开了一种半导体器件(500)和栅极驱动器电路。该半导体器件包括衬底层(100)，衬底层(100)包括具有第一导电类型的浮置基极区(190)。具有第二导电类型的第一阱(110)和基极区(190)形成第一pn结(pn1)。第一导电结构(410)被电连接至第一阱(110)。具有第二导电类型的势垒区(130)和基极区(190)形成辅助pn结(pn3)。第二导电结构(420)通过整流结构(340)被电连接至基极区(190)。下拉结构(330)被配置成在电荷载流子穿过辅助pn结(pn3)的情况下，在势垒区(130)与第二导电结构(420)之间产生电压降。

技术领域

本公开内容的示例涉及具有包括浮置基极区的衬底层的半导体器件，特别是具有绝缘体上半导体结构的半导体器件。本公开内容还涉及在功率电子器件中使用的集成电路，例如栅极驱动器电路。

背景技术

功率电子组件包括用于控制功率转换电路和电机控制应用中的电感负载的功率半导体开关，例如IGBT(绝缘栅双极晶体管)和/或MOSFET(金属氧化物半导体场效应晶体管)，以及用于控制和监测功率半导体开关的集成电路。这样的集成电路的示例是使得微控制器或数字信号处理器(DSP)能够有效地导通和关断功率半导体开关的栅极驱动器电路。栅极驱动器电路的缓冲级包括驱动功率半导体开关的相对高的输入电流的输出晶体管。在基于SOI(绝缘体上半导体)技术的栅极驱动器电路中，每个缓冲级的输出晶体管可以形成在所有侧上具有电介质隔离的薄半导体膜中。电介质绝缘防止闩锁并且几乎完全消除了任何漏电流。

一直需要以少量的额外工作来进一步改善功率电子器件的器件特性和操作可靠性。

发明内容

本公开内容的实施方式可以提高半导体器件特性的温度稳定性和半导体器件的鲁棒性，特别是提高在高温高电压应力下绝缘体上半导体器件的抗破坏性。

为此，根据本公开内容的半导体器件包括衬底层，该衬底层包括第一导电类型的浮置基极区。半导体器件还包括第二导电类型的第一阱，其中，第一阱和基极区形成第一pn结。第一导电结构电连接至第一阱。第二导电类型的势垒区和基极区形成辅助pn结。第二导电结构通过整流结构电连接至基极区。下拉结构被配置成当电荷载流子穿过辅助pn结时，在势垒区与第二导电结构之间产生电压降。

特别地，当衬底层中生成的热电子流入施加于第二导电结构的正电位的方向时，下拉结构相对于浮置基极区对势垒区进行负偏置，防止其他电子进入势垒区，并且以这种方式甚至在高温下也抵消第一导电结构与第二导电结构之间的漏电流的增长，可以提高器件特性、如最大漏电流的温度稳定性，并且可以提高在高温高电压应力下的抗破坏性。

根据本公开内容的栅极驱动器电路包括衬底层，该衬底层包括第一导电类型的浮置基极区。半导体器件还包括第二导电类型的第一阱，其中，第一阱和基极区形成第一pn结。第一导电结构电连接至第一阱。第二导电类型的势垒区和基极区形成辅助pn结。第二导电结构通过整流结构电连接至基极区。下拉结构被配置成当电荷载流子穿过辅助pn结时，在势垒区与第二导电结构之间产生电压降。半桥驱动器电路包括串联电连接在高电位线与低电位线之间的两个晶体管。

本领域技术人员在阅读以下具体实施方式并查看附图后将认识到另外的特征和优点。

附图说明

包括附图以提供对实施方式的进一步理解，并且将附图并入本说明书并构成本说明书的一部分。附图示出了半导体器件和栅极驱动器电路的实施方式，并与说明书一起用于说明实施方式的原理。在以下具体实施方式和权利要求中描述了另外的实施方式。各种所示实施方式的特征可以彼此组合。

图1是根据实施方式的具有浮置基极区、第一阱和在势垒区与导电结构之间产生电压降的下拉结构的半导体器件的一部分的示意性垂直截面图。

图2是根据实施方式的在第一阱与势垒区之间具有终止结构的半导体器件的一部分的示意性垂直截面图。