[发明专利]熔丝阵列电路

说明书

本申请实施例涉及一种熔丝阵列电路，包括：列选择信号线；编程电压线组，包括偶编程电压线和奇编程电压线；至少一个第一熔丝单元，第一端与所述列选择信号线连接，第二端与所述偶编程电压线连接；至少一个第二熔丝单元，第一端与所述列选择信号线连接，第二端与所述奇编程电压线连接；其中，所述第一熔丝单元和所述第二熔丝单元一一对应，所述第一熔丝单元与对应的所述第二熔丝单元共享同一所述列选择信号线，且所述偶编程电压线和所述奇编程电压线传输的信号处于有效电平的时间不同。本申请实施例可以实现高密度的熔丝阵列电路。

技术领域

本申请实施例涉及半导体存储技术领域，特别是涉及一种熔丝阵列电路。

背景技术

动态随机存取存储器（Dynamic Random Access Memory，简称DRAM）等半导体结构中设有熔丝阵列电路。熔丝阵列电路包括多个熔丝单元（英文：Fuse cell），多个熔丝单元彼此间隔设置且呈阵列排布，同一行的熔丝单元与同一条行选择信号线连接，同一列的熔丝单元与同一条列选择信号线连接。

熔丝单元的尺寸与可靠性成负相关。随着制程工艺的不断微缩，熔丝单元的可靠性急剧下降，从而导致熔丝阵列电路的微缩遇到瓶颈。因此，高密度的熔丝阵列电路亟待发掘。

发明内容

基于此，有必要提供一种可以实现进一步微缩的熔丝阵列电路。

一种熔丝阵列电路，所述熔丝阵列电路包括：

列选择信号线；

编程电压线组，包括偶编程电压线和奇编程电压线；

至少一个第一熔丝单元，第一端与所述列选择信号线连接，第二端与所述偶编程电压线连接；

至少一个第二熔丝单元，第一端与所述列选择信号线连接，第二端与所述奇编程电压线连接；

其中，所述第一熔丝单元和所述第二熔丝单元一一对应，所述第一熔丝单元与对应的所述第二熔丝单元共享同一所述列选择信号线，且所述偶编程电压线和所述奇编程电压线传输的信号处于有效电平的时间不同。

在其中一个实施例中，所述熔丝阵列电路包括多个所述第一熔丝单元和多个所述第二熔丝单元，每个所述第一熔丝单元和对应的所述第二熔丝单元沿第一方向堆叠，多个所述第一熔丝单元沿第二方向间隔排布且沿第三方向间隔排布，多个所述第二熔丝单元沿所述第二方向间隔排布且沿所述第三方向间隔排布，所述第一方向、所述第二方向和所述第三方向两两垂直。

在其中一个实施例中，所述列选择信号线沿所述第二方向延伸。

在其中一个实施例中，所述偶编程电压线和所述奇编程电压线均沿所述第三方向延伸。

在其中一个实施例中，所述熔丝阵列电路包括至少一个熔丝区，所述熔丝区包括偶数个熔丝部，每个所述熔丝部包括至少一个熔丝阵列，所述偶数个熔丝部包括数量相同的第一熔丝部和第二熔丝部，所述第一熔丝部的每个所述熔丝阵列包括多个所述第一熔丝单元，所述第二熔丝部的每个所述熔丝阵列包括多个所述第二熔丝单元。

在其中一个实施例中，所述第一熔丝单元和对应的所述第二熔丝单元位于同一个所述熔丝区中。

在其中一个实施例中，当第一选择信号处于有效电平，且所述偶编程电压线传输的信号处于有效电平时，则所述偶编程电压线连接的所述第一熔丝单元被读取，所述第一选择信号为广播时所述第一熔丝部的使能信号；当第二选择信号处于有效电平，且所述奇编程电压线传输的信号处于有效电平时，则所述奇编程电压线连接的所述第二熔丝单元被读取，所述第二选择信号为广播时所述第二熔丝部的使能信号。

在其中一个实施例中，所述第一选择信号和所述第二选择信号交替处于有效电平。