[发明专利]一种利用RX DQS GAT识别DDR位宽的方法

说明书

本发明涉及数据位宽识别技术领域，尤其涉及一种利用RX DQS GAT识别DDR位宽的方法，首先初始化配置DDR接口时，DDRPHY按照16bit DQ数据位宽进行RX DQS GAT train自适应调节；若DDRPHY接收并识别DRAM颗粒高8bit和低8bit电平跳变信号则DQ数据位宽为16bit；若DDRPHY仅接收DRAM颗粒低8bit电平跳变信号则DQ数据位宽为8bit。本发明可以普适性的实现DDR类协议接口DQ数据位宽的自动化识别，原理简单，实现方便。

技术领域

本发明涉及数据位宽识别技术领域，尤其涉及一种利用RX DQS GAT识别DDR位宽的方法。

背景技术

DDR是目前最常见的内存接口，绝大多数芯片都需要用到内存，尤其是SOC芯片。SOC芯片内部通常需要集成一个DDRPHY(数模混电路模块)，将来自内部业务上游访问DRAM颗粒的数字信号转化为高速模拟信号与SOC芯片外部PCBA(集成电子元器件的印刷电路板)上的DRAM颗粒存取数据。DDR作为世界最通用的技术协议家族之一，经过几十年的发展,从低速到高速依次发展出DDR1/DDR2/DDR3/DDR4/DDR5，以及其他衍生类LPDDR/GDDR/HBM/等协议。

DDR接口总体分为两类信号——CA信号传递命令/地址，DQ/DM/DQS(8bit数据DQ，对应1bit掩码DM，以及1bit采样DQS)等信号存取数据，如图3。CA信号中ADDR地址线位宽决定了芯片最大可寻址范围；可用DQ信号的位宽决定整个芯片DDR数据总线位宽。DRAM颗粒按照DQ位宽区分，有三种位宽规格——X4,X8,X16，假设DDR接口总线设计最大支持16bit位宽，如果要使用全部DDR接口位宽的话，可以外接两颗X8的DRAM颗粒(如图3)；如果仅要使用一半的DDR接口位宽(8bit)的话，可以仅外接一颗X8的DRAM颗粒(如图4)，这个时候PCBA(带电子元器件的印刷电路板)上SOC芯片侧DDR接口另一半DQS/DQ(8bit)会外接固定电平到电源或者地。面对不同的DDR接口位宽应用场景，SOC芯片需要在上电train(自适应调节DDR接口高速信号的delay，以正确发送与接收)DDR接口前就识别出来可用的DDR接口位宽，并根据不同DDR接口位宽应用场景正确的初始化DDR系统，使其正常工作。

现有技术的缺陷和不足：

电子产品研发进入PCBA阶段(集成电子元器件的印刷电路板)，其DDR接口位宽已经固定，所以目前SOC芯片识别可用的DDR接口位宽，主要有下面两种方案——1是针对该PCBA产品型号专门出一个软件配置版本支持该特定DDR接口位宽以及其它产品特性；2是在设计PCBA时，考虑适配不同应用场景，在上电flash(特定存储，掉电可保存)启动信息中标注区分不同的产品特性，SOC上电一开始会读取flash中的启动信息，从而识别DDR接口位宽，正确初始化DDR系统。但是上述方案不能做到自动化适配，增加了SOC芯片在二次开发应用过程中的使用门槛与成本。

发明内容

本发明提供了一种利用RX DQS GAT识别DDR位宽的方法法，通过软硬件自动识别DDR接口可使用数据DQ位宽，降低了开发成本。

为了实现本发明的目的，所采用的技术方案是，一种利用RX DQS GAT识别DDR位宽的方法，方法包括如下步骤：

S1、初始化配置DDR接口时，DDRPHY按照16bit DQ数据位宽进行RX DQS GAT train自适应调节；

S2、PCBA的DRAM颗粒接收到DDRPHY发送的信号后，反馈电平跳变信号至DDRPHY；

S3、若DDRPHY接收并识别DRAM颗粒高8bit和低8bit电平跳变信号则DQ位宽为16bit；若DDRPHY仅接收DRAM颗粒低8bit电平跳变信号则DQ位宽为8bit；

RX DQS GAT train自适应调节的具体步骤包括：