[发明专利]一种碳化硅二极管及其制造方法

说明书

本发明公开了一种碳化硅二极管的制造方法，包括以下步骤：采用光刻、刻蚀工艺去除第三设定区域的第四氧化层，以第四氧化层为掩蔽层，采用干法刻蚀工艺在碳化硅外延层之中形成第二沟槽；所述第三设定区域位于器件的元胞区，且与上述第一设定区域完全不重合，即在元胞区的第一设定区域之外形成所述第二沟槽；去除所述第四氧化层，采用湿法腐蚀的工艺去除；生长第五氧化层，采用光刻、刻蚀工艺去除元胞区的第五氧化层；采用物理气相淀积工艺，生长金属钛，采用合金工艺使得金属钛与元胞区的碳化硅外延层表面形成肖特基势垒。本发明提供的一种碳化硅二极管及其制造方法具备提升器件的反向耐压、减小正向压降等优点。

技术领域

本发明涉及半导体芯片制造工艺领域，尤其涉及一种碳化硅二极管及其制造方法。

背景技术

碳化硅(SiC)作为第三代半导体典型代表，碳化硅材料具有较宽的禁带宽度，还具有高的击穿电压，高的热导率，高的电子饱和速率等优点。因此，以碳化硅材料制备的电力电子器件具有更高的耐压，电流密度和工作频率。可在高频、高温环境中工作，可靠性高，适合苛刻的工作环境等。碳化硅器件作为第三代电力电子器件已经成为电力电子技术最为重要的发展方向，在军事和民事领域具有重要的应用前景。

结势垒肖特基二极管是一种特殊的半导体器件，它的结构和普通的极管有所不同。它的名称中包含了三个关键词，分别是结势垒肖特基和二极管，下面我们来逐一解释。

首先是结势垒，它是指在半导体材料中，由于不同材料的能带结构不同，导致在两种材料的交界处形成一个势垒。这个势垒会阻碍电子的流动，因此在正向偏置时，电子需要克服这个势垒才能通过二极管，而在反向偏置时，势垒会更加增强，从而阻止电子的流动。

接下来是肖特基，它是指在半导体材料中，将金属与半导体直接接触，形成一个金属-半导体结。这个结的特点是具有极低的反向漏电流，因此可以用来制作高速、高频的器件。

最后是二极管，它是指由两个半导体材料组成的器件，具有单向导电性。在正向偏置时，电子可以通过二极管，而在反向偏置时，电子无法通过

结势垒肖特基二极管就是将这三个概念结合起来的器件。它的结构是由金属、n型半导体和p型半导体组成的。在正向偏置时，电子从n型半导体进入金属，然后再进入p型半导体，最终流出二极管在反向偏置时，由于金属半导体结的存在，反向漏电流非常小，因此可以用来制作高速、高频的器件。

结势垒肖特基二极管具有许多优点，例如反向漏电流小、响应速度快、噪声低等。因此它被广泛应用于射频、微波、光电等领域。同时，它也有一些缺点，例如温度稳定性差、漏电流随温度升高而增加等。因此在实际应用中需要根据具体情况进行选择。

碳化硅二极管是碳化硅器件的一种，在碳化硅二极管中，肖特基势垒二极管的显著优点是开关速度快，属于多数载流子器件，没有反向恢复时间，但在高压下肖特基势垒退化，反向漏电大，无法实现耐高压特性。与肖特基势垒二极管相比，PiN器件具有更高的耐压，但反向恢复时间较长，正向压降较大。而结势垒肖特基二极管JBS，是将肖特基势垒和PiN结构结合在一起的一种器件结构，融合了两者的优点，有耐高压、低漏电、正向压降低、反向恢复时间快等优点。

通常的，碳化硅混合二极管(MPS)，是在传统的JBS基础上增加一层光刻，从而实现将欧姆金属和肖特基金属分开制作、降低欧姆接触电阻，提高了正向浪涌能力。现需要进一步提升器件的正向浪涌以及反向耐压能力。

发明内容

本发明提供了一种碳化硅二极管及其制造方法，解决现有技术中存在的问题，具备提升器件的反向耐压、减小正向压降、增加功率密度等优点。

根据本申请实施例提供的一种碳化硅二极管的制造方法，包括以下步骤：

制备衬底，N型碳化硅衬底，厚度350um，掺杂浓度1e19/cm³；