[发明专利]一种多态相边界动态随机存储器件及其制备方法

权利要求书

1.一种多态相边界动态随机存储器件，其特征在于，包括接入晶体管、公用底电极、若干个顶电极，公用底电极上设有氧化铪基介电层，顶电极沿着竖直方向依次设置，氧化铪基介电层设置在公用底电极和顶电极之间；公用底电极、氧化铪基介电层以及一个顶电极构成一个MPB氧化铪基电容，多个MPB氧化铪基电容垂直堆叠；

接入晶体管包括衬底、源极、漏极、栅介质层、栅极，MPB氧化铪基电容上的顶电极连接板线PL，接入晶体管上的源极连接位线BL，接入晶体管上的栅极连接字线WL；公用底电极连接漏极；

多态相边界动态随机存储器件的存内逻辑实现方法如下：

接入晶体管连接三个MPB氧化铪基电容，分别为C₁、C₂和C₃，每个MPB氧化铪基电容代表一个存储位，与C₁、C₂和C₃相连的板线PL分别为板线PL¹、板线PL²和板线PL³;通过板线PL编程各个MPB氧化铪基电容的存储状态，MPB氧化铪基电容的电荷存储量代表存储状态；接入晶体管并行控制多个MPB氧化铪基电容；

数据写入时，通过字线WL打开晶体管，位线BL与GND连接；当板线PL为高电平V_dd时，单个MPB氧化铪基电容存储状态为1，反之当板线PL为低电平GND时，单个MPB氧化铪基电容存储状态为0；写入完成后关闭字线WL；

在实现AND逻辑时，C₁的状态预置为0,此时板线PL¹端控制信号为低电平；在实现OR逻辑时，C₁的状态预置为1，此时PL¹端控制信号为高电平V_dd；C₂和C₃的存储状态由板线PL²及PL³编程控制，PL²及PL³作为两个输入端V_in1和V_in2，位线BL的判断结果作为输出V_out；

读取时，字线WL打开，位线BL与SA电路连接，通过SA电路判断流经位线BL的电荷分担结果是否大于1/2；若电荷分担结果大于1/2则输出1,否则输出0。

2.根据权利要求1所述的一种多态相边界动态随机存储器件，其特征在于，所述公用底电极和顶电极的材料为金属钨、金属钛、金属铝、氮化钽、氮化钛、氮化钨中的任意一种。

3.一种根据权利要求2所述的多态相边界动态随机存储器件的制备方法，其特征在于，在制备垂直堆叠的MPB氧化铪基电容时，包括如下具体步骤：

步骤1）、绝缘层与金属层依次交错淀积，形成基体；金属层作为MPB氧化铪基电容的顶电极和板线PL的一部分；

步骤2）、在基体上刻蚀深孔，深孔同时穿过绝缘层与金属层；

步骤3）、在深孔侧壁上利用磁控溅射工艺或原子层沉积工艺制备5-10 nm的氧化铪基介电层；

步骤4）、制备公共底电极：在功率为 350W、氩气压力5mTorr条件下利用磁控溅射工艺在氧化铪基介电层上沉积形成公共底电极；

步骤5）、制备与各个金属层相连的板线PL，具体方法如下：

S1：通过刻蚀工艺在基体上刻蚀出第一沟槽，第一沟槽与最上方第一层的金属层底面平齐，通过淀积工艺制备与最上层的金属层相连的板线PL；

S2：通过刻蚀工艺在基体上刻蚀出第二沟槽，第二沟槽与最上方第二层的金属层底面平齐，通过淀积工艺制备与最上方第二层的金属层相连的板线PL；通过淀积工艺在相邻两个绝缘层之间淀积绝缘层；

S3：以步骤S2相同的方式，依次向下制备板线PL，直至完成向上引出的不同层板线的制备。