[发明专利]一种移位寄存器单元、栅极驱动电路及显示装置

权利要求书

1.一种移位寄存器单元，其特征在于，包括：

移位寄存器；

电流抑制电路，与所述移位寄存器的输出端耦接，所述电流抑制电路被配置为将流向所述输出端的寄生电流引入所述移位寄存器。

2.如权利要求1所述的移位寄存器单元，其特征在于，所述移位寄存器包括：输出电路，所述输出电路包括第一晶体管和第二晶体管；

所述第一晶体管的控制端与所述下拉节点耦接，所述第一晶体管的第一端与参考信号端耦接，所述第一晶体管的第二端与所述输出端耦接；

所述第二晶体管的控制端与所述上拉节点耦接，所述第二晶体管的第一端与所述输出端耦接，所述第二晶体管的第二端与所述时钟信号端耦接；

所述电流抑制电路被配置为将所述第一晶体管产生的流向所述输出端的寄生电流引入至所述第二晶体管。

3.如权利要求2所述的移位寄存器单元，其特征在于，所述电流抑制电路包括二极管；

所述二极管的正极与所述输出端耦接，所述二极管的负极与所述移位寄存器的第二晶体管的第二端耦接。

4.如权利要求2所述的移位寄存器单元，其特征在于，所述电流抑制电路包括开关管；

所述开关管的控制端与所述参考信号端耦接，所述开关管的第一端与所述输出端耦接，所述开关管的第二端与所述第二晶体管的第二端耦接。

5.如权利要求2所述的移位寄存器单元，其特征在于，所述输出电路还包括：第一电容和第二电容；

所述第一电容的第一端与所述上拉节点耦接，所述第一电容的第二端与所述输出端耦接；

所述第二电容的第一端与所述第一晶体管的控制端耦接，所述第二电容的第二端与所述参考信号端耦接。

6.如权利要求1-5任一项所述的移位寄存器单元，其特征在于，所述移位寄存器还包括：

输入电路，被配置为响应于第一输入信号端的信号，将第一控制端的信号提供给上拉节点，以及，被配置为响应于第二输入信号端的信号，将第二控制端的信号提供给所述上拉节点；

帧复位电路，被配置为响应于帧复位信号端的信号，将参考信号端的信号提供给所述上拉节点；

节点控制电路，被配置为控制上拉节点和下拉节点的信号。

7.如权利要求6所述的移位寄存器单元，其特征在于，所述输入电路包括：第三晶体管和第四晶体管；

所述第三晶体管的控制端与所述第一输入信号端耦接，所述第三晶体管的第一端与所述上拉节点耦接，所述第三晶体管的第二端与所述第一控制端耦接；

所述第四晶体管的控制端与所述第二输入信号端耦接，所述第四晶体管的第一端与所述第二控制端耦接，所述第四晶体管的第二端与所述上拉节点耦接。

8.如权利要求6所述的移位寄存器单元，其特征在于，所述帧复位电路包括：第五晶体管；

所述第五晶体管的控制端与所述帧复位信号端耦接，所述第五晶体管的第一端与所述参考信号端耦接，所述第五晶体管的第二端与所述上拉节点耦接。

9.如权利要求6所述的移位寄存器单元，其特征在于，所述节点控制电路包括：第六晶体管、第七晶体管、第八晶体管、第九晶体管和第十晶体管；

所述第六晶体管的控制端与漏电控制信号端耦接，所述第六晶体管的第一端与所述第七晶体管的控制端耦接，所述第六晶体管的第二端与所述漏电控制信号端耦接；

所述第七晶体管的第一端与所述参考信号端耦接，所述第七晶体管的第二端与所述第九晶体管的第一端耦接；

所述第八晶体管的控制端与所述第九晶体管的第一端耦接，所述第八晶体管的第一端与所述参考信号端耦接，所述第八晶体管的第二端与所述第十晶体管的第二端耦接；

所述第九晶体管的控制端与高电平信号端耦接，所述第九晶体管的第二端与所述上拉节点耦接；

所述第十晶体管的控制端与所述输出端耦接，所述第十晶体管的第一端与所述参考信号端耦接。