[发明专利]通信交换部件

权利要求书

1、一种通信交换部件，具有多个输入电路(RC01/16)，多个输出电路(TCO1/17)，分配到上述输出电路(TCO1/17)的相应一个的至少一组存储器电路(RAM0101/1701)，以及与该输入电路(RC01/16)的数据输出端及与上述一组存储电路(RAM0101/1701)的数据输入端相耦合的至少一个具有数据写入总线(DB01/08)的控制电路(CM01/08)，该组存储电路具有耦合到上述输出电路(TC01/17)的数据输出端，其特征在于上述一组存储电路(RAM0101/1701；RAM0108/0708)的上述数据输入端和输出端是分别与上述数据写入总线(DB0108)和上述相应的输出电路(TC01/17)相耦合的。

2、根据权利要求1的通信交换部件，其特征在于上述存储器电路是单通道型的随机存取存储器。

3、根据权利要求1的通信交换部件，其特征在于每一个上述输入电路（RC01/16）具有并行数据输出端（D01/16），其构成连线与上述的多个控制电路（CMC01/08）中相应的一个相连接。

4、根据权利要求1的通信交换部件，其特征在于上述一组的存储器电路（RAM0101/1701;RAM0108/1708）具有一个共用写入信号输入端（W）以及一个共用读出信号输入端（R）。

5、根据权利要求1的通信交换部件，其特征在于它包括具有共用写入信号输入端（W）以及共用读出信号输入端（R）的多个上述存储器电路组。

6、根据权利要求4或5的通信交换部件，其特征在于上述输入电路（RC01/16）是经由数据缓冲器装置（DB0101/1601;DB0108/1608）分别与上述的数据总线（DB01/08）相耦合，并能以交错的方式在上述数据缓冲器装置中存储数据组（B01/36），每一组是在第一时间间隔期间存储的，上述数据缓冲器装置能将其各自的数据组连续地在第二时间间隔周期置于上述数据总线上，第二时间间隔是由第一时间间隔与第三时间间隔区别出来的，交换部件进一步包括时钟电路（CLC），它提供写入（W）和读出（R）信号，使得上述存储电路的上述写入（W）和读出（R）信号在第二和第三时间间隔期间分别运转。

7、根据权利要求6的通信交换部件，其特征在于上述输入电路的地址输出（A01/16）是通过一个地址缓冲器装置（AB0101/1601;AB0108/1608）分别与上述控制电路（CMC01/08）中的地址总线（AB01/08）相耦合，使得由上述输入电路（RC01/16）提供的存储器电路地址能与置于上述数据总线（DB01/08）的相应数据组相一致时间内连续地置于上述数据总线。

8、根据权利要求7的通信交换部件，其特征在于构成上述地址总线（DB01/08）的组成连线是分别与上述存储器电路（RAM0101/1601;RAM0108/1608）的各自的地址输入相连接，上述地址缓冲器装置（AB0101/1601AB0108/1608）分别能同时激励上述存储器电路的一个或更多个地址输入，该激励是在置于上述地址总线（DB01/08）上的地址控制下进行。

9、根据权利要求6的通信交换部件，其特征在于每一个上述数据缓冲器装置（DB0101;图2，3）含有延迟装置（DF1/2）以接收进入的数据比特流（B01，B02，……），数据比特流是在第一频率（CL1）由输入电路（RC01）产生大量延迟，以便提供有相互延迟m的数据比特流（Q1/2），取样装置DF3/4）用于对每个上述延迟的数据比特流（Q1/2）用等于上述第一频率的1/m的取样频率进行取样，以便提供包含不同于上述进入的数据比特流各位的m取样比特流，闭锁装置用于在各自相应的m闭锁寄存器（L01/03，……;L02/04，……）对上述m取样比特流的各位进行闭锁并工作在上述取样频率下，以及输出装置（TB03/04……）将上述闭锁寄存器的内容同时置于上述数据总线（DB01）。

10、根据权利要求9的通信交换部件，其特征在于上述延迟装置（DF1/2）是由第一（DF1）和第二（DF2）D-触发器构成，两者都是用第一频率控制的，上述第一触发器（DF1）的输出（Q1）连接到上述第二触发器（DF2）的数据输入端，上述第一和第二触发器的输出（Q3/4）构成了延迟装置的输出。