[发明专利]通信交换部件

说明书

本发明涉及通信交换部件。该部件带有多个输入电路，多个输出电路。至少一组存储器电路分配在上述各自的输出电路之一，和至少一个控制电路，它有数据写入总线，上述输入电路的数据输出及上述一组存储器电路的数据输入与其相耦合，上述一组存储器电路具有的数据输出与上述输出电路相耦合。

这样的通信交换部件已在国际专利申请号PCT/EP88/00212（P.Debuysscher    5）中描述。这个已知的交换部件包括多个存储器电路组，每组存储器电路的数据输入和输出是分别通过数据读出总线与数据写入总线上的共同输出以及与输出或传送器电路相连接。输入或接收器电路进一步与读出和写入控制电路相连它是提供为所有存储电路共用的并通过地址总线与这些存储器电路相连接。按顺序每次只有一组的一个存储器电路可被选择以从接收器电路输入数据，或输出数据到分配的输出或传送器电路。这意味着同样的数据不能写入两个或更多的传送器电路，比如当必需建立一个点对多点的连接就可能需要。也由于对这些电路来说各种存储器电路的读出必需依次进行，该操作比较耗费时间。

本发明的目的是提供一种上述类型的通信交换部件，但没有这些缺点。

根据本发明这个目的是可以达到的，因为上述存储器电路组的上述数据输入和输出是分别与上述数据写入总线和上述各自的输出电路单独相连的。

这样，数据可由同一的写入操作同时写到两个或更多存储器电路，同时数据能由同一的读出操作传送到相关的输出电路。

在“Subscribe    loops    and    services    Boston”国际会议上（9月11-16，1988）题为“A    flexible    Customer    Premises    network    concept    based    on    ATM    Principles”的报告中，B.Pauwels已设想了一个同步传送模式的双坐标转换部件，其中多个M存储器电路的N个组的每一个数据输入是与多个N数据写入总线的各自的一个相连接。然而，N输入或接收电路只与这些总线的各自之一相连接，还有，N存储器电路的M个组是分配到多个M输出电路的各自一个输出上。在那里通过M数据读出总线相连接，这样在每个N的M组的存储电路上的读出必需依次进行。

本通信交换部件的另一特点是上述的存储电路组具有一个共用写入信号输入以及一个共用读出信号输入。

本通信交换部件的另一特点是上述输入电路通过数据缓冲器装置分别与上述数据总线耦合，并能以交错的方式在上述的数据缓冲器装置中存储数据组，每一数据组是在第一时间间隔中被存储的，上述数据缓冲器装置是在第二时间间隔中把各自的数据组连续地放入到上述数据总线，该第二时间间隔是由第三时间间隔与第一时间间隔区分出来的。该交换部件进一步包括一个时钟电路提供写入和读出信号，使上述存储器电路的上述写入和读出信号的输入操作分别在上述第二和第三时间间隔期间进行。

本通信交换部件的另一个特点是上述存储器电路是单口型的随机存取存储器（RAM）。

RAM比FIFO要好，因为后者引入相对大的延迟。另一方面单口型的RAM有很多优点，当其集成在一芯片上时，占用的表面积比双口型的要小，同时因而也比较便宜。

通过附图与下述的实施例的描述，本发明上述的和其他的目的和特征将更加明显，本发明将会得到很好的理解，其中附图有：

图1表示根据本发明的通信交换部件SE;

图2示出图1中数据缓冲器DB0101的第一个实施例;

图3是说明图2中的数据缓冲器DB0101的运转的脉冲波型;

图4示出图1中的数据缓冲器DB0101的第二个实施例;

图5是说明图4中的数据缓冲器运转的脉冲波型;

图6更加详细地示出了图1中的RAM0101;

图7表示图示说明图1中的存储器RAM0101的运转的脉冲波型;

图8更加详细地示出了图7中的写入指示器WP。

图1中所示的通信交换部件SE形成一个通信交换网络的一部分，其中多个这样的元件以模块方式连接起来。根据异步传送模式（ATM）技术，交换部件SE能把传输的数字信号的固定长度的包或单元交换，也称之为异步时间分配（ATD）技术，从多个16信号输入R01到R16转换到多个信号输出T01到T17。每一个单元包括例如36字节，其中使用4字节作为标题，其余的32作为数据。