[发明专利]字符串译码编码器

说明书

字符串译码编码器是应用电子技术，首次采用硬件方法，实现字符串的单址并行处理，可用于字符串指令的译码，变量表格管理、数据库及数据库管理等，故本发明具有新颖性、创造性和实用性。

与本发明有关的技术有：数字电子电路、MOS数字大规模及超大规模集成电路、计算机组成及结构、计算机软件等。

主要的参考资料有：

（1）张维廉主编《数据电子技术基础》，高等教育出版社，1989年。

（2）唐毅主编《计算机软件（程序员级）》，清华大学出版社，1990年。

（3）陈火旺、钱学骅、孙永强等主编《程序设计语言编译原理》，国防工业出版社，1989年。

（4）王爱英主编《计算机组成与结构》，清华大学出版社，1990年。

（5）徐蔚生主编《MOS数字大规模及超大规模集成电路》，清华大学出版社，1990年。

（6）谭浩强、田淑清主编《FORTRAN语言程序设计》，高等教育出版社，1989年。

（7）C-A泰特斯等主编，张梅岗译《8080/8085软件设计》，人民邮电出版社，1985年。

随着电子计算机在商业、信息领域的应用，字符串的处理量迅速扩大，特别是第五代计算机提出识别自然语言的目标，这样字符串的处理任务将进一步增加。为适应字符串处理的新形势，提高字符串处理速度，增加字符串存储能力，推动计算机处理器的更新变代，故设计字符串译码编码器。

一、字符串译码编码器原理

字符串由一定长度的有序的字符组成，它包含着特定信息，要对其进行译码或编码，就要对其每年字符按次序、按长度地进行记忆或记录，然后用其记忆或记录的结果，控制产生相关信息或控制信号，完成译码或编码，下面将以8位处理字母字符串为例给予说明。

1、字符串译码单元及字符串译码器。

a、字符串译码单元

字符串译码单元是用来对特定的字符串进行译码的电子电路，下面将从“GOTO”字符串为例，说明字符串译码单元译码的过程：

如图1所示的字符串译码单元，其译码过程是：当译码开始时，首先计数输入线路第一位被置“1”，允许第一位字符通过，如第一位字符是所需输入字符“G”，那么第一位“与门”输出为高电平，经或门后，输出仍为高电平，所以，当第一次脉冲到来时，触发器被置“1”，反馈线呈高电平，同时，第二位计数输入也呈高电平，这样，第二位的计数输入及反馈输入均呈高电平，允许第二位字符通过，如第二位仍满足要求，那么触发器将再次被置“1”，允许下一位通过，直到所有字符符合要求，完成本将译码，并发出译码控制信号（高电平有效）及译码成功信号（低电平有效）。如某一位不符合本字符字串的要求，那么触发器将被置“0”，反馈线将呈低电平，封闭本字符串译码单元，不发出控制信号。

由于本译码单元没有对每位输入字符进行记录，而是通过触发器进行“记忆”，并发出反馈信号，控制本译码单元，故称这种字符串译码单元为记忆型字符串译码单元;称这种触发器为记忆触发器，称这种反馈线为记忆反馈线。

如图2所示字符串译码单元，它是通过一组寄存器在计数器的控制下，对输入字符依次记录下来，然后对记录进行译码。如译码成功，则发出译码控制信号及译码成功信号。由于本译码单元采用了记录方式，故称这种字符串译码单元为记录型字符串译码单元，称寄存器为记录寄存器。

为更好地适应字符串在不同方面处理的需要，在记忆型字符串译码单元的基础上提出了改进型：可简化字符串译码单元和搜索式字符串译码单元。

可简化字符串译单元，是在某一位上通过用或门增加终止字符，（如图3所示的第三位增加的“空格”符）识别来实现的。图3使输入“GO”等同于“GOTO”，可同时使用，效果相同。

搜索式字符串译码单元，是在某一位通过或门增加无效字符识别来实现的，当识别到无效字符时，就可发出无效字符控制信号，简称无效控制信号，用来控制计数器，使其暂停计数，直到本位输入有效字符为止。如图4所示，在第三位增加了无效字符“空格”符的识别，使输入“GO    TO”等同于“GOTO”。我们根据搜索位的不同，把它定为第某位搜索字符串译码单元。如搜索位不只一位，则称多位搜索字符串译码单元。

b、字符串译码器及字符串搜索器

把字符串译码单元按图5、图6所示相应并联起来，便可组成字符串译码器，其中图5把各个译码单元中确定字符的与门提出来，用译码及驱动器代替;图6，把各个译码单元中记录寄存器提出来，用译码器及寄存器组代替。这样可使电路得到简化。