[发明专利]电路面积小的数字积分器和应用该积分器的模/数转换器

权利要求书

1.一种减小电路面积的数字积分器(22)，其特征在于，包括：

加法器装置(51)，在每一个时钟周期期间在其第一输入端上接收一次待积分的输入信号，响应所述的输入信号与其第二和第三输入端的信号相加，提供一个输出信号；

第一延时装置(52、55)，连接到所述的加法器(51)，用以将所述加法器(51)的所述输出信号延时一个所述时钟的周期，以便提供第一经延时的信号，并将所述第一经延时的信号乘以2，以便提供所述加法器(51)的所述第三输入信号；

第二延时装置(53、54)，连接到所述第一延时装置(52、55)和所述加法器装置(51)，用以将所述第一经延时的信号延时一个所述时钟的周期，以提供第二经延时的信号，并将所述第二经延时的信号乘以-1，以提供所述加法器(51)的所述第二输入信号；及

一个积分级(60)，具有一个输入端和一个输出端，该输入端用于接收所述的第一经延时的信号，该输出端用于提供该数字积分器(22)的输出信号。

2.根据权利要求1所述的数字积分器(22)，其特征在于，所述的加法器(51)具有预定数目的全加器(91)。

3.根据权利要求1所述的数字积分器(22)，其特征在于，所述的积分级(60)包括：

第二加法器装置(61)，具有，一个第一输入端，用于接收所述的第一经延时的信号，一个第二输入端，用于接收该数字积分器(22)的所述输出信号，响应其所述的第一输入信号和其第二输入信号的相加，提供一个输出信号；

第三延时装置(62)，用以接收所述的第二加法器装置(61)的所述输出信号，将所述的第二加法器装置(61)的所述输出信号延时一个所述时钟的周期，以提供出该数字积分器(22)的所述输出信号，并将该数字积分器(22)的所述输出信号提供给所述第二加法器装置(61)的所述第二输入端上。

4.根据权利要求4所述的数字积分器(22)，其特征在于，所述的第二加法器装置(61)在一个单一的加法器电路(90)中与所述第一加法器装置(51)时分复用。

5.根据权利要求1所述的数字积分器(22)，其特征在于，所述的输入信号有3级逻辑电平。

6.根据权利要求1所述的数字积分器(22)，其特征在于，所述的第一延时装置(52、55)包括：

一个第一延时单元(52)，具有一个输入端，连接到所述加法器(51)所述输出端上；及一个输出端，用于提供第一经延时的信号；和

一个第一乘法器(55)，具有一个输入端，用于接收所述的第一经延时的信号，及一个输出端，连接到所述加法器(51)所述第三输入端上，用以提供一个等于在其所述输入端上呈现的信号值2倍的积信号；

其中，所述的第二延时装置(53，54)包括：

一个第二延时单元(53)，具有一个输入端，用于接收所述第一经延时的信号，及一个输出端，用于提供第二经延时的信号；数字积分器(22)的第三输出信号；

一个第二乘法器(54)，具有一个输入端，连接到所述第二延时单元(53)所述输出端上，及一个输出端，连接到所述加法器(51)所述第二输入端上，用以提供一个等于其所述输入端上呈现的信号值之-1倍的积信号。