[发明专利]输出串行数据的视频RAM和方法

说明书

本发明涉及作为双口存储器的视频RAM，更具体地说涉及适用于高速系统时钟的视频RAM及其串行数据输出的方法。

随着象笔记本计算机那样的便携式计算机的增加，现在视频RAM被非常广泛地用于计算机中。视频RAM是双口存储器，它可以通过将能够以高速传输数据的数据寄存器的功能加到普通的动态RAM上，来加以非同步的应用。在题为“带有串行和随机存取阵列的半导体集成电路存储器件”的美国专利申请4,498,155(1985年2月5日提交)中公开了视频RAM及其运行方法。这种视频RAM设计成能够将动态RAM口连接至CPU，并将高速SAM口连接至外部系统，如CRT或摄像机，因此它具有极好的系统适应性，并具有广泛的应用。为了使其功能多样化并存储更多的信息，正在开发高集成度的视频RAM。

在高性能的图形系统中，需要每个部件都根据一个高频率运行，以便有效地实现计算机和用户之间的图形界面。因此，视频RAM中的内部电路也应根据系统施加的高速系统时钟运行。这取决于经视频RAM中的数据I/O线传输的数据是否能够对系统时钟作出响应。

图1简要地表示在常规的视频RAM中与数据I/O线有关的部分。图2是根据图1结构的操作时序图。在图1中，在数据寄存器2和串行数据I/O线SIO之间形成了用来传输数据的串行列门电路4。串行列门电路4具有由串行列选择线SCSLi共同控制的四个串行列门电路，以及由串行列选择线SCSLj共同控制的四个串行列门电路。串行数据I/O线SIO由四根线组成，这四根线根据允许串行列选择信号的一个信号接收从四个串行列门电路传输过来的数据。串行数据I/O线SIO上的数据通过多路开关选择器6进行多路选择，并通过检测放大器8放大。检测放大器的输出施加到由控制信号PSOT控制的锁存单元10，锁存单元10的输出施加到由控制信号SOT控制的锁存输出单元12，然后将数据输出至外部。现在参照图2的时序图描述工作特性。在串行时钟SC的下降沿产生串行地址。根据串行地址允许启动相应的串行列选择线。借助于启动的串行列选择线，数据寄存器2中存储的数据被输出至串行数据I/O线SIO，于是检测放大器8输出经放大的信号SDO。参照图2，通过控制信号PSOT在第(n+1)个串行时钟SC的下降沿锁存在第n个串行时钟SC的下降沿产生的信号SDO，然后在第(n+2)个串行时钟SC的上升沿将信号SDO作为有效数据输出至芯片的外部。具有如图1所示的数据I/O线的结构被设计用来经单根数据I/O线从存储器单元读出数据。其结果引起了如下所述那样的时间消耗。需要充分的时间来检测经数据I/O线的数据，这取决于从启动串行列选择线SCSL算起使用串行数据I/O线所需的最短时间。此外，为了准备下一读周期，需要对数据I/O线预充电和进行均衡，这也要时间。在这种情况下，预充电时间取决于均衡经放大的数据I/O线所需的时间。另外，需要锁存有效数据的时间，这取决于产生由控制信号PSOT锁存的信号SDO所需的时间。设计时考虑到上述时间消耗，因此各个串行时钟之间的时间间隔和操作周期都延长了。时间消耗影响了整个芯片的操作周期，于是与串行时钟相比，周期相对延长了。这引起了另一问题，即从数据寄存器到外部显示设备高速传输数据是非常困难的。

因此，本发明的一个目的是提供一种视频RAM，它能够以高速从数据寄存器向外部显示设备传输数据。

本发明的第二个目的是提供一种视频RAM，它能够最大限度地缩短由串行时钟决定的操作周期。

本发明的第三个目的是提供一种视频RAM，它能够缩短每个串行时钟的周期。

本发明的第四个目的是提供一种视频RAM，它能够在对与下一个数据有关的串行数据I/O线进行预充电的同时，最大限度地缩短输出存储在数据寄存器中的数据的操作周期。

本发明的第五个目的是提供一种视频RAM的串行数据输出方法，在对与下一个数据有关的串行数据I/O线进行预充电的同时，输出存储在数据寄存器中的数据。

为了达到以上这些目的，本发明提供的视频RAM缩短了操作周期，适用于高速串行时钟。

根据本发明的视频RAM包括两组单独的串行数据I/O线，它们由不同的地址选择。

根据本发明，视频RAM具有数据寄存器，数据寄存器根据输入的串行地址，与时钟同步输出串行数据，所述视频RAM包括：第一数据I/O线，用来与偶串行地址同步传输数据，然后从数据寄存器输出，以及第二数据I/O线，用来与奇串行地址同步传输数据，然后从数据寄存器输出。