[发明专利]动态存储器无效
| 申请号： | 95117368.5 | 申请日： | 1995-09-29 |
| 公开（公告）号： | CN1087472C | 公开（公告）日： | 2002-07-10 |
| 发明（设计）人： | 樱井清史;高濑觉;获原正毅 | 申请（专利权）人： | 株式会社东芝 |
| 主分类号： | G11C11/34 | 分类号： | G11C11/34 |
| 代理公司： | 中国国际贸易促进委员会专利商标事务所 | 代理人： | 冯赓宣 |
| 地址： | 日本神*** | 国省代码： | 暂无信息 |
| 权利要求书： | 查看更多 | 说明书： | 查看更多 |
| 摘要： | |||
| 搜索关键词： | 动态 存储器 | ||
1.一种动态存储器，其特征在于：备有动态存储单元排列成行列状的存储单元阵列(60)；与上述存储单元阵列的同一行存储单元连接的多条字线(WL)；与上述存储单元阵列的同一列存储单元连接的多条位线(BL)；选择驱动上述字线用的行译码器(67)；选择上述位线用的列选择电路(69)；驱动上述列选择电路用的列译码器(75)；对在上述位线上从上述存储单元读出的电位进行读出放大、并对上述位线设定写入数据电位用的读出放大器(69)；从外部输入RAS信号的RAS输入电路；与从外部输入的RAS信号同步进行上述字线的选择控制及上述读出放大器的激活控制的控制电路(61-68)；以及控制上述控制电路的字线控制电路(11)，用于输入上述RAS输入电路的输出及来自外部的复位信号，在上述RAS信号达到激活电平至返回非激活电平的期间，将从连接在由上述控制电路选择的字线上的存储单元读到与其连接的位线上的电位由上述读出放大器进行读出放大后，控制上述字线使其返回非激活电平的字线控制电路(11)。
2.按照权利要求1所述的动态存储器，其特征在于：上述字线控制电路，在使上述字线刚返回非激活电平之后进行控制，对上述位线及上述读出放大器的输入输出节点进行均衡。
3.按照权利要求1所述的动态存储器，其特征在于：上述字线控制电路在使上述字线返回非激活电平后进行写入操作时，与允许写入信号同步进行控制，再次将上述字线设定为激活电平。
4.按照权利要求2所述的动态存储器，其特征在于：上述字线控制电路在使上述字线返回非激活电平后进行写入操作时，与允许写入信号同步进行控制，再次将上述字线设定为激活电平。
5.按照权利要求3或4所述的动态存储器，其特征在于：上述字线控制电路在再次将上述字线设定为激活电平后进行控制，通过上述RAS信号返回非激活电平，而使上述字线返回非激活电平。
6.按照权利要求3或4所述的动态存储器，其特征在于：上述字线控制电路这样在再次将上述字线设定为激活电平后进行控制，不等上述RAS信号返回非激活电平，就使上述字线返回非激活电平。
该专利技术资料仅供研究查看技术是否侵权等信息，商用须获得专利权人授权。该专利全部权利属于株式会社东芝，未经株式会社东芝许可，擅自商用是侵权行为。如果您想购买此专利、获得商业授权和技术合作，请联系【客服】
本文链接：http://www.vipzhuanli.com/pat/books/95117368.5/1.html，转载请声明来源钻瓜专利网。
