[发明专利]半导体存储装置及其制造方法

说明书

本发明涉及半导体存储装置，特别是涉及具有不能简单地拷贝的新型结构的ROM存储器。

半导体存储装置例如读出专用的ROM(Read Only Memory)的存储单元阵列是将由MOSFET(MOS场效应晶体管)构成的存储单元配置成矩阵状，将各存储单元的栅极与沿行方向延伸的多个字线连接，同时将源极、漏极与沿列方向延伸的多个位线连接而构成。为了从这样的结构的ROM存储单元中读出指定的存储单元，选择该指定的存储单元连接的位线，然后，使与存储单元的栅极连接的字线成为高电平，读出上述指定的存储单元的数据。

下面，参照示出本发明的半导体存储装置的图1说明先有的ROM存储器的读出方法。存储单元阵列10由存储单元构成，存储单元由配置成多个矩阵状的MOS晶体管构成。各存储单元的栅极与字线连接，这些字线与原始译码器连接。各存储单元的阵列与位线连接，位线通过选择晶体管与位选择线连接，位选择线与列译码器连接。位线与读出放大器20的输入端连接，该读出放大器20的输出与输出电路30的输入端连接。由列译码器根据地址的输入选择1条位选择线。并且，选择1条位线后，输入到读出放大器20的输入端。同样，原始译码器也根据地址选择1条字线，将通常的电源电压加到存储单元的栅极上。这里，若选择了指定的位选择线和字线，便可从存储单元阵列10读出指定的存储单元。

以往，在这样的半导体存储装置中，存储在存储单元阵列中的信息可以简单地被拷贝。

本发明就是鉴于这一问题而提案的，目的旨在提供具有例如即使存储在ROM存储器等内的数据被拷贝实际上也不能利用该数据的结构的半导体存储装置及其制造方法。

本发明具有在芯片上存储伪数据的特征。即，存储在芯片上的数据包括伪数据和真数据，所以，具有判断存储的数据是有效数据(真数据)还是伪数据后读出的特征。本发明的半导体存储装置具有配置成矩阵状的多个存储单元、上述存储单元的栅极连接的多条字线、上述存储单元的阵列连接的多条位线、向上述字线供给电压的装置、具有在进行读出动作时将从上述多个存储单元中读出的指定的存储单元在内部读出的结构的位线选择装置、检测由上述位线选择装置选择的指定的位线的电位并读出通过从上述多个存储单元中读出的存储单元的电流的读出放大器、输入上述读出放大器的输出的输出电路、具有与芯片固有的内部地址对应的非易失性电路特性或配线并在工作电源供给状态下输出有效地址数据的有效地址数据确定部、将该有效地址数据与上述内部地址进行比较并当是有效地址区域时生成决定是否向外部输出自己的单元数据的信号的有效数据区域检测电路、当上述内部地址是伪数据区域时发生伪数据的伪数据发生电路和切换上述伪数据及上述单元数据的输出选择电路。

上述有效数据检测电路也可以利用电路配线进行检测。上述伪数据也可以是输入上述内部地址的逻辑单元的输出。上述伪数据输出也可以利用振荡器使任意的节点振荡，利用数据输出时钟将该输出锁存。上述伪数据输出也可以是输入上述内部地址和随机ROM数据的逻辑单元的输出。上述伪数据也可以通过在形成上述存储单元的半导体基板上形成随机ROM数据区域，读出该随机ROM数据而形成。上述伪数据也可以使用随机数据发生电路的输出。

另外，本发明的半导体存储装置的制造方法的特征在于：在上述本发明的半导体存储装置中，在形成上述存储单元的半导体基板的MOS晶体管中形成上述有效地址数据，对该MOS晶体管的沟道离子注入在和形成上述单元数据的沟道离子注入的同一工序进行。

由于存储在芯片上的数据包括伪数据和真数据，所以，即使可以拷贝数据，在先有的半导体存储装置中也不能有效地利用该数据，通过在和形成单元数据的沟道离子注入的同一工序进行对MOS晶体管的沟道离子注入，可以使工序简化。

下面，参照附图说明本发明的实施例。

图1是本发明第1实施例的半导体存储装置的框图。

图2是第1实施例的半导体存储装置的有效地址数据确定器的电路图。

图3是第1实施例的半导体存储装置的制造工序剖面图。

图4是第1实施例的半导体存储装置的地址图的平面图。

图5是第1实施例的半导体存储装置的有效数据区域检测电路图。

图6是第1实施例的半导体存储装置的有效数据区域检测电路图。

图7是第1实施例的半导体存储装置的有效数据区域检测电路图。

图8是第1实施例的半导体存储装置的伪数据发生电路图。

图9是第1实施例的半导体存储装置的输出选择电路图。

图10是第1实施例的半导体存储装置的动作波形图。