[发明专利]动态随机存取存储器的电容的制造方法

说明书

本发明是有关于一种动态随机存取存储器(DRAM)的电容结构的制造方法，且特别是有关于一种具有栅状储存电极(Store Plate)的电容结构的制造方法。

动态随机存取存储器已采用广泛使用的集成电路(IC)技术。一般动态随机存取存储器的存储单元(Memory Cell)如图1所示，图1是动态随机存取存储器的存储单元的电路图，其包括一金属氧化物半导体场效应晶体管100(MOSFET)，栅极连接到字线(WordLine)WL，源极/漏极区(Source/Drain)一端连接到位线(Bit Line)BL，另一端则经由一电容102接地。如熟悉此技术的人员所知，电容102是用来储存数据(Data)的，而且应该具有高电容量，以避免数据流失。又金属氧化物半导体场效应晶体管100是双向开关，其源极和漏极在读取(Read)和写入(Write)时，恰好相反，故在本文中均以“源极/漏极”表示。

早期的动态随机存取存储器具有电容量较小的缺点，图2即是一种传统动态随机存取存储器的堆叠(stacked)电容结构的剖面示意图。参照图2，首先，在一硅衬底200上形成场区氧化层202、一栅极氧化层204、一第一多晶硅层206、栅极氧化层侧壁208(Spacers)、和源极/漏极区210，形成所需的晶体管元件结构。接着，形成一二氧化硅层212，并在指定的源极/漏极区210上，蚀刻出接触窗214(Contact)，然后在接触窗214上形成一第二多晶硅层216。接下来，在第二多晶硅层216露出的表面上，形成一介电层218，介电层218可为例如氮化硅/二氧化硅层(Nitride/Oxide)或二氧化硅/氮化硅/二氧化硅层(Oxide/Nitride/Oxide)。接着，形成一第三多晶硅层220，完成电容结构。

如图2所示，第二多晶硅层216、介电质层218、和第三多晶硅层220便构成一电容结构。如熟悉此技术的人员所知，电容的电容量是与第二多晶硅层216和介电层218间的接触面积有关，亦即接触面积愈大，电容量便愈大。然而在集成电路的面积愈来愈小，密度愈来愈高的要求下，此种简单的堆叠电容结构便产生电容量较小的缺点。

因此，本发明的目的是提供一种动态随机存取存储器的电容结构的制造方法，使得在不增加制造过程步骤的情形下增加储存电极的表面积，提高电容的电容量，从而缩小元件尺寸、提高集成度。

根据本发明的目的，提出一种动态随机存取存储器电容的制造方法，包括下列步骤：

a、提供一硅衬底，该硅衬底上已形成有场区氧化层、一第一介电层、一晶体管与一接触窗，其中，该晶体管包括源极/漏极区，且该接触窗在该源极/漏极区之一上方形成；

b、在该接触窗中与该第一介电层上方形成一第一导电层，与该源极/漏极区之一电耦合连接；

c、在该第一导电层上方形成一崎岖状导电层；

d、利用光掩膜上光刻胶，蚀刻该崎岖状导电层与该第一导电层，形成一栅状导电层，用以作为该电容的储存电极；

e、在该栅状导电层表面形成一第二介电层；以及

f、在该第二介电层表面形成一第二导电层，以构成该电容的单元电极；

其中，步骤d的蚀刻步骤包括主蚀刻步骤与过蚀刻步骤，首先利用主蚀刻步骤来蚀刻该崎岖状导电层与该第一导电层；之后，利用过蚀刻步骤在该崎岖状导电层上形成多个微光刻胶；以所述微光刻胶为掩膜，继续利用过蚀刻步骤蚀刻该崎岖状导电层与该第一导电层，以形成该栅状导电层。

为让本发明的上述和其他目的、特征、和优点能更明显易懂，下文特举一较佳实施例，并配合附图，进行详细说明。

图1是动态随机存取存储器的存储单元的电路图。

图2是一种传统动态随机存取存储器的堆叠电容的剖面示意图。

图3A至3E是依照本发明的一较佳实施例，一种动态随机存取存储器的电容的制造流程剖面示意图。

参照图3A至3E，它示出了依照本发明一较佳实施例的一种动态随机存取存储器的电容部分制造流程的剖面示意图。各步骤详述如下：