[发明专利]存储装置及其控制方法

权利要求书

1.一种存储装置，包括：

一个差分电路，用于输出一个信号，该信号的值对应于输入读地址信号与输入写地址信号的差值；

一个判定电路，用于当从所述差分电路输出的信号值在某预定值之内时输出具有第一电平的判定信号，并且当所述值超过预定值时输出具有第二电平的判定信号；

一个地址生成电路，用于接收输入写地址信号，输入读地址信号和判定信号，并输出生成的写地址和读地址，该两地址信号值的差值，至少大于预定值，而不管输入写地址信号和输入读地址信号之间的差值；

一个写地址译码器，用于对生成的写地址进行译码；

一个读地址译码器，用于对生成的读地址进行译码；及

一个存储器，用于在所述写地址译码器输出的地址中存储输入数据，并输出所述读地址译码器输出的地址中存储的输出数据。

2.一种存储装置，包括：

一个差分电路，用于输出一个信号，该信号的值对应于输入读地址信号和输入写地址信号之间的差值；

一个判定电路，用于当从所述差分电路输出的信号值在某预定值之内时输出具有第一电平的判定信号，并且当所述值超过预定值时输出具有第二电平的判定信号；

一个地址生成电路，用于接收输入写地址信号，输入读地址信号，以及判定信号，并用于从生成读地址端子输出读地址信号，还用于响应具有第一电平的判定信号，从生成写地址端子输出具有第一值的信号，该第一值为输入写地址信号与具有第一值至少超过预测值的信号之差值。也用于响应具有第二电平的判定信号，从生成写地址端子输出与输入写地址信号相应的信号；

一个写地址译码器，用于对从生成写地址端子得到的输出进行译码；

一个读地址译码器，用于对从生成读地址端子得到的输出进行译码；及

一个存储器，用于从所述写地址译码器的输出所对应的地址中存储输入的的数据，并输出于所述读地址译码器输出的所对应的地址中存储输入的数据。

3.根据权利要求2所述的存储装置，其中从生成写地址端子输出的信号对应于输入写地址信号，是通过将输入写地址信号延迟得到的。

4.根据权利要求2或3所述的存储装置，其中提供了所述地址生成电路，用于在所述地址生成电路响应具有第一电平的判定信号输出具有第一值的信号之前即时地存储对应于输入写地址的信号值。该信号从生成写地址端子输出，而第一值是输入写地址信号与具有第一值至少超过预测值的信号之差值，该地址生成电路响应输入读地址信号值与对应于输入写地址信号的保持值之间的符合操作从生成读地址端子输出具有第一值的信号作为生成的读地址。

5.一种控制存储装置的方法，包括以下步骤：

当输入读地址信号和与输入读地址周期不同的输入写地址信号的差值大于某预定值时，向存储器提供一个对应于输入读地址信号的信号及一个对应于输入写地址信号的信号；及

当差值在预定值之内时向存储器提供一个生成的读地址和生成的写地址，此两地址用于从所述存储器中读写数据，并且其信号差值至少超过预定值。