[发明专利]存储装置及其控制方法

说明书

本发明涉及一种用于视频及其类似系统的数据延迟电路的多端口存储器的控制方法。

作为普通多端口存储器的一个例子，双端口存储器(以下称“两端口存储器”)具有一个读译码器和一个写译码器，并且可以在一个周期中执行读处理和写处理。

本发明的目的是避免如下问题：即当供给存储器的读地址和写地址在周期上彼此不同时，由于读地址和写地址相符合(coincidence)而破坏被读出的数据或读写同时发生。

根据本发明的一个方面，为实现上述目的提供了一种存储装置，包括：

一个差分电路，用于输出一个信号，该信号值对应于输入读地址信号与输入写地址信号的差值；

一个判定电路，用于当上述差分电路的输入信号值在某预定值之内时该判定电路输出具有第一电平的判定信号，当所述差分电路的输出信号值超出预定值时该判定电路输出具有第二电平的判定信号。

一个地址生成电路，用于接收输入的写地址信号，输入的读地址信号及其判定信号，并且输出该电路生成的写地址和读地址，其信号差值至少大于预定值，而不管输入写地址信号和输入读地址信号间的差值。

一个写地址译码器，用于译码生成的写地址；

一个读地址译码器，用于译码生成的读地址；及

一个存储器，用于在某地址存储输入数据，该地址对应于写地址译码器产生的输出及从某地址输出数据，该地址对应于读地址译码器产生的输出。

以上已经简要描述了本申请的各种典型发明。通过以下描述将能理解本申请的各种发明及其具体结构。

尽管说明书的结论是权利要求书具体地阐明并明确地指出了的，被看作为发明的主要内容，但是可以相信，通过以下描述及参照附图可以更好地理解本发明的目的，特征及进一步的目的，特征和优点。其中：

图1为两端口存储器的逻辑框图，是本发明的一个实施例；

图2是写地址生成电路的方框图；

图3是读地址生成电路的方框图；

图4是地址符合(coincidence)检测电路8的电路图；

图5是地址符合检测电路15的电路图；及

图6是描述两端口存储器的时序图，是本发明的一个实施例。

下面将参照附图描述本发明的最佳实施例。

图1是示出本发明的一个实施例的示意方框图。

两端口存储器包括一个差分电路1，一个判定电路2，一个地址生成电路3，一个读地址译码器4，一个写地址译码器5，一个输入/输出电路6及一个内存或存储单元7。

差分电路1是用于输出差分信号的电路，该差分信号表示输入读地址与输入写地址之差的绝对值。判定电路2是用于输出判定信号的电路，该判定信号表示差分信号值是否大于某预定值(本实施例中为2)。具体地说，当差分信号值比2大时，判定电路2输出一个低电平判定信号；当差分信号值比2小或相等时输出一个高电平判定信号。地址生成电路3包括一个读地址生成电路和一个写地址生成电路。地址生成电路3是用于根据输入读地址、输入写地址、判定信号、差分信号输出一个生成的读地址和一个生成的写地址的电路。输入/输出电路6是用于输入外部数据并将其输出到存储器7以及输入存储器7输出的数据再将其输出到外部。读地址译码器4是用于将生成的读地址进行译码的电路。写地址译码器5是用于将生成的写地址进行译码的电路。存储器7是用于将输入/输出电路6的输出数据写入由写地址译码器5所确定的地址中并将由读地址译码器4所确定的地址中存储的数据输出。

图2是写地址生成电路的电路图。