[发明专利]高速倍数确定装置无效
申请号: | 98102962.0 | 申请日: | 1998-05-08 |
公开(公告)号: | CN1206873A | 公开(公告)日: | 1999-02-03 |
发明(设计)人: | 小仓直志 | 申请(专利权)人: | 日本电气株式会社 |
主分类号: | G06F7/00 | 分类号: | G06F7/00 |
代理公司: | 中国专利代理(香港)有限公司 | 代理人: | 陈景峻,傅康 |
地址: | 日本*** | 国省代码: | 暂无信息 |
权利要求书: | 查看更多 | 说明书: | 查看更多 |
摘要: | |||
搜索关键词: | 高速 倍数 确定 装置 | ||
1.一种用于确定被除数(Y)是否是除数(D)的倍数的倍数确定装置,D由D=α·2r来表示,其中α为奇数,r=0、1、2…,该装置包括:
用于确定所述被除数被2r除的余数是否为零的第一装置(5);
用于用所述除法的商(β)代替第一数字的第二装置;和
当所述余数为零时,用于确定α和所述第一数字之间的最大公共量度是否与α相符的第三装置(2,3,7),
当所述最大公共量度与c相符时,确定所述被除数是所述除数的倍数。
2.根据权利要求1所述的装置,其特征是所述第三装置包括:
用于确定所述第一数字是奇数或偶数的第四装置;
当所述第一数字是偶数时,用于用2除所述第一数字以产生第二数字的第五装置;
当所述第一数字是奇数时,用于把α加到第一数字上以产生第三数字的第六装置,
用于用2除所述第三数字以产生第四数字的第七装置;
用于把所述第二数字和所述第四数字中的一个跟α进行比较的第八装置;和
通过用所述第二数字和所述第四数字中的一个代替第一数字来重复所述第四、第五、第六、第七、第八装置的操作直到所述第二数字和所述第四数字中的一个不大于α的第九装置。
3.用于确定被除数(Y)是否是除数(D)的倍数的倍数确定方法,D由
D=α·2r来表示,其中α为奇数,r=0、1、2…,该方法包括步骤:
确定所述被除数被2r除的余数是否为零;
用所述除法的商(β)代替第一数字;
当所述余数为零时,确定α和所述第一数字之间的的最大公共量度是否与α相符;和
当所述最大公共量度与α相符时,确定所述被除数是所述除数的倍数。
4.根据权利要求3所述的方法,其中所述最大公共量度的确定步骤包括:
第一步骤,确定所第一数字是奇数还是偶数;
第二步骤,当第一数字为偶数时,用2除所述第一数字以便产生第二数字;
第三步骤,当第一数字为奇数时,把α加到第一数字上以便产生第三数字 ,
第四步骤,用2除所述第用三数字以便产生第四数字;
第五步骤,把所述第二数字和所述第四数字中的一个跟α进行比较;和
第六步骤,通过用所述第二数字和所述第四数字中的一个代替第一数字来重复所述第一、第二、第三、第四、第五步骤的操作直到所述第二数字和所述第四数字中的一个不大于α。
5.一个用于确定n位二进制代码被除数(Y)是否是m位二进制代码除数(D)的倍数的倍数确定装置,所述除数由
D=1xx…x10…0来表示。
其中“r”个较低位(r=0,1,2,…)为0,该装置包括:
一个用于接收所述被除数的“r”个较低位并确定所述被除数的的“r”个较低位中的至少一个为零的非零确定电路(5);
一个用于产生第一信号(Sa)的选择器电路(1);
一个连接到所述选择器电路的加法器电路(2),该加法器电路仅在所述第一信号的最小有效位为“1”时把所述除数的(m-r)个较高位与所述第一信号相加,并产生第二信号(Sb);
一个连接到所述加法器电路的用于把第二信号右移一位并产生第三信号(Sc)的右移电路(3);
一个连接到所述右移电路的用于比较所述第三信号和所述除数的(m-r)个较高位的比较器(7);和
一个连接在所述右移电路和所述选择器电路之间的用于存储第三信号并产生第四信号(Sd)的存储器(4),
所述选择器电路用于选择所述被除数(n-r)个较高位和所述第四信号中的一个作为所述第一信号,
当所述第三信号等于所述除数(m-r)个较高位时,可以确定所述被除数是所述除数的倍数,并且当所述被除数的“r”个较低位中至少一个为零或当所述第三信号的值小于所述除数的(m-r)个较高位时,可以确定所述被除数不是所述除数的倍数。
该专利技术资料仅供研究查看技术是否侵权等信息,商用须获得专利权人授权。该专利全部权利属于日本电气株式会社,未经日本电气株式会社许可,擅自商用是侵权行为。如果您想购买此专利、获得商业授权和技术合作,请联系【客服】
本文链接:http://www.vipzhuanli.com/pat/books/98102962.0/1.html,转载请声明来源钻瓜专利网。
- 上一篇:扬声器及制备方法
- 下一篇:用于制造升降机导向件的自动装置