[发明专利]数据检测器及用这种检测器的方法

说明书

技术领域

本发明涉及数据检测，特别是涉及一种改进最大似然检测性能的数据检测器及其方法。

背景技术

有关包括维特比译码方法的部分响应最大似然(PRML)译码的信号处理技术已经被用于提高记录密度而不使普通录/放设备的特性发生急剧变化，而且已经提出了实施这种技术的许多种装置。

图1是具有部分响应(PR)4(+1，0，-1)型的数字盒式录像机(VCR)的录/放单元的方框图。在图1中，预编码器102调制要被记录的输入数据，即：两个单元延时器(D)106和108把预编码器102的加法器104的输出延迟相当于2比特输入数据的时间，然后反馈到加法器104。加法器104对输入数据和反馈数据进行“异或”(exclusive OR)运算，预编码器102的这种运算把输入数据变换成为交错的不归零反相(NRZI)数据，这里D表示对应于1比特输入数据的单元延时器。

记录放大器110是一个电流驱动型(driven-by-current type)放大器，其能使足够大的电流流经通道112的记录磁头HD1，以便把数据按最佳状态记录在记录媒体T上。重放放大器114把由通道112的重放磁头HD2重放出来的信号放大到要求的幅度，然后，均衡器116对重放信号的波形和幅度的失真进行补偿，这种补偿包括去掉直流分量和仅传送高频分量，这种高频分量表示记录数据的传输，如象因通道112的微分特性而决定的微分型脉冲。这里，被放大之后而由重放放大器114输出的重放信号是一个PR(+1，-1)型信号。

微分型通道特性是(1-D)，具有(1+D)积分特性的通道解调器118把从均衡器116输出的PR(+1，-1)型信号变换为PR4(+1，0，-1)型信号，从而由记录器的预编码器102调制的信号就被解调为原始记录数据。这里，通道解调器118包括一个延时器120和一个加法器122，延时器120用来把均衡器116的输出延迟一个单位比特(1比特)，加法器122用来把延时器120延迟的信号加到均衡器116的输出上。时钟信号发生器124利用一个内部锁相环(PLL)电路来检测由均衡器116均衡的重放信号的定时，以便产生数据检测器126所需要的时钟信号。

另一方面，数据检测器126包括一个模拟/数字变换器(ADC)128和一个数字维特比译码器130，ADC128根据时钟信号发生器124产生的取样时钟信号把通道解调器118的输出变换成为数字数据，数字维特比译码器130根据时钟信号发生器产生的驱动时钟信号用维特比译码算法对数字数据进行译码，其中维特比译码算法是最大似然译码算法。此处因为ADC128的取样点对应于重放数据的检测点，所以取样点是确定数字维特比译码器130的性能的决定性因素。然而，图1所示的普通的数据检测器126不能处理连续变化的信号，所以在取样点和实际最佳检测点之间会发生相位误差，结果，维特比译码性能下降。

发明内容

为了解决上述问题，本发明的一个目的是提供一种数据检测器，在对重放数据进行最大似然译码时，这种数据检测器能自适应地使作数据检测点的输入信号取样点的相位与实际重放数据的最佳检测点的相位相匹配，由此提供最佳性能而适应重放信号的各种变化。

本发明的另一个目的是提供一种数据检测方法，按照这种方法，在对重放数据进行最大似然译码时，输入信号的取样点(作为数据检测点)的相位能自适应地匹配于实际重放信号的最佳检测点的相位，由此提供最佳性能而适应于重放信号的各种变化。

为实现第一目的，本发明所提供的数据检测器包括：一个变换器、一个最大似然译码器、一个发生器和一个相移器。变换器根据取样时钟信号把所收到的信号变换成数字数据，最大似然译码器进行数字数据的最大似然译码，发生器测量数字数据的取样点和所收到的信号的最佳检测点之间的相位差，并根据测得的相位差来产生改变取样时钟信号相位的控制信号。另外，相移器根据控制信号移动取样时钟信号的相位。

为实现第二目的，所提供的检测数据的方法包括如下步骤：(a)根据取样时钟信号把所收到的信号变换成为数字数据；(b)对数字数据进行最大似然译码；(c)测量数字数据的取样点和所接收到的信号的最佳检测点之间的相位差，并根据测得的相位差产生改变取样时钟信号相位的控制信号。另外，本发明的数据检测方法还可以包括步骤(d)，根据控制信号移动取样时钟信号的相位。

附图说明

参照附图详细描述本发明的优选实施例，本发明的上述目的和优点将会更加清楚。