[发明专利]用于动态随机存储器(DRAM)设备的带有电源管理模式的计算机系统无效

专利信息
申请号: 99815142.4 申请日: 1999-11-01
公开(公告)号: CN1332862A 公开(公告)日: 2002-01-23
发明(设计)人: S·D·本恩;M·W·威廉斯 申请(专利权)人: 英特尔公司
主分类号: G06F1/26 分类号: G06F1/26;G06F1/32;G11C7/00
代理公司: 中国专利代理(香港)有限公司 代理人: 马铁良,王忠忠
地址: 美国加利*** 国省代码: 暂无信息
权利要求书: 查看更多 说明书: 查看更多
摘要:
搜索关键词: 用于 动态 随机 存储器 dram 设备 带有 电源 管理模式 计算机系统
【说明书】:

发明领域

本发明通常涉及计算机系统领域,更明确地说,是在这样系统中管理电源使用的方法和设备。

发明背景

对于更新更高性能的可提供大容量数据高速处理的计算机系统来说,无疑是需要更大的工作功率。在膝上电脑、笔记本电脑及其它便携式电脑中,现代计算机系统中的这种较大功率需求很容易使可用电源变得紧张。因此,计算机工业的从业者针对计算机系统的电源管理研发了多种机制。

虽然在中央处理器(CPU)的电源使用管理中取得很多进展,但是只有相对很少几个系统设计致力于在计算机的内存子系统水平上控制电源的问题。而且,新型的动态随机存储器(DRAM)比传统的DRAM设备(诸如FPM、EDO、SDRAM)有更高的功率需求。鉴于以上原因,在计算机芯片设计中必须包括一些用于这些新型DRAM设备的电源状态管理机制。

发明概要

本发明为在内存子系统水平上采用DRAM设备的计算机系统提供了一种新颖的电源管理模式。在本发明中,根据DRAM的使用频率,将其置于适当的电源消耗状态。这样,最近被访问的内存设备将被设置在完全活跃状态,而在一段时期内未被访问的存储设备,将保持在空闲或睡眠状态。在一个实施例中,还包括一个中间备用状态。

根据本发明的一个特定的实现方案,计算机系统包括一个处理器,该处理器对存贮在DRAM设备中的备选访问数据或其它信息进行操作。该计算机包括一个堆栈结构,并且按照不同的功率消耗状态将各个设备指定到特定的池中。一个最近访问(MRA)的设备将被指定到一个活动池中,并且这个MRA设备也将被置于堆栈的顶端位置(TOS)。活动池有一个预定大小,并带有一个代表活动池中最早存取设备(LRA)的确定的堆栈位置。

当活动池已经满了而且处理器正访问另一个尚未被指派到活动池中的设备时,LRA设备将从活动池中被移出并置于备用池中。备用池中也有一个由指针标识的LRA设备。当超时条件产生时,由指针标识的LRA设备从备用池中被移出并被置于睡眠池中。

在一个实施例中,超时条件包括处理器的时钟多个周期。另外,当备用池和活动池都满时,并且处理器正访问另一现在既未被指派到活动池又未被指派到备用池的设备时,LRA设备可以从备用池移到睡眠池中。

附图简要说明

本发明通过举例的方式而不是限制的方式来说明,图示如下:

图1表示用于本发明的一个具体实施例中的多种电源管理状态。

图2A-2H举例说明用于本发明的一个具体实施例的堆栈结构和移位操作。

图3说明在本发明的一个具体实施例中,通用池结构的详细电路示意图。

图4表示依照本发明,实现LRA设备选择的电路图示。

具体详细描述

在下面的描述中,具体细节的阐述是为了更彻底地理解本发明。虽然,没有这些细节,本发明也可以实施。另一方面,为了避免对本发明不必要的混淆,众所周知的元件没有被显示或详细描述。因此,说明书和附图只是一个说明性的,而不具有限制的意义。

图1是一个状态示意图,它代表根据本发明构造的计算机内存子系统中适于DRAM设备的不同的电源状态。依据各设备被计算机系统的内存请求器(例如CPU)访问的时间的远近,DRAM设备被安排在这些不同状态或池中。(在文中,池pool和状态state可以互换)在图1中,示出三个设备池:活动池20,备用池21和睡眠池22。

当计算机系统第一次被开机或重启,没有DRAM设备在活动池中。相反地,所有DRAM设备在CPU(或多处理器系统中的处理器)访问它们前都处于默认池中。默认状态可以是备用状态21也可以是睡眠状态22。在本实例中,默认状态是睡眠状态22。也就是说,所有DRAM设备在计算机系统的处理器访问它们前全处于睡眠状态。

当处理器访问一个设备时,它将从睡眠池22中被取出,并放置于活动池20中。这一过程由图1中的线25表示。在当前的一个实现方式中,睡眠池表示掉电操作模式,在这一模式中,只有DRAM设备中内部环(ring)振荡器继续运行。这个环振荡器在核心内存单元自动恢复期间提供时基。

在备用池21中的DRAM设备处于中间的电源缩减状态。在此备用状态,DRAM设备的某些管脚被关断,但它仍响应系统时钟信号并对电路提供电源;设备内部的时钟发生器也一直保持运行。DRAM设备的输入/输出(I/O)部分也消耗功率。活动池20代表DRAM设备的正常或满功率状态,在这其中所有的电路功能完全运行。

下载完整专利技术内容需要扣除积分,VIP会员可以免费下载。

该专利技术资料仅供研究查看技术是否侵权等信息,商用须获得专利权人授权。该专利全部权利属于英特尔公司,未经英特尔公司许可,擅自商用是侵权行为。如果您想购买此专利、获得商业授权和技术合作,请联系【客服

本文链接:http://www.vipzhuanli.com/pat/books/99815142.4/2.html,转载请声明来源钻瓜专利网。

×

专利文献下载

说明:

1、专利原文基于中国国家知识产权局专利说明书;

2、支持发明专利 、实用新型专利、外观设计专利(升级中);

3、专利数据每周两次同步更新,支持Adobe PDF格式;

4、内容包括专利技术的结构示意图流程工艺图技术构造图

5、已全新升级为极速版,下载速度显著提升!欢迎使用!

请您登陆后,进行下载,点击【登陆】 【注册】

关于我们 寻求报道 投稿须知 广告合作 版权声明 网站地图 友情链接 企业标识 联系我们

钻瓜专利网在线咨询

周一至周五 9:00-18:00

咨询在线客服咨询在线客服
tel code back_top