[发明专利]用中心组件同步至少一个分立组件的装置无效
| 申请号： | 00101168.5 | 申请日： | 2000-01-26 |
| 公开（公告）号： | CN1262590A | 公开（公告）日： | 2000-08-09 |
| 发明（设计）人： | J·多埃雷尔;Z·加迪彦;G·斯泰布 | 申请（专利权）人： | 西门子公司 |
| 主分类号： | H04Q7/30 | 分类号： | H04Q7/30 |
| 代理公司： | 中国专利代理(香港)有限公司 | 代理人： | 马铁良,张志醒 |
| 地址： | 联邦德*** | 国省代码： | 暂无信息 |
| 权利要求书： | 查看更多 | 说明书： | 查看更多 |
| 摘要： | 中央组件具有用于从系统时钟信号周期性地产生同步脉冲的第1计数装置,其中该周期性与系统时钟信号的周期性的整数公约数和在分立组件内产生的本地时钟信号的一个周期性相当。分立组件具有用于求出在接收的同步脉冲的时位和本地时钟信号的时位的有关差值、并用于以与同步脉冲的时位适当比例关系来控制本地时钟信号时位的同步装置。本发明装置有利地装入无线电通信系统的基站内。 | ||
| 搜索关键词： | 中心 组件 同步 至少 一个 分立 装置 | ||
【主权项】：
1.用一个中心组件(CORE)同步至少一个分立组件(CU)的装置，其中，中心组件(CORE)具有：—用于产生系统时钟信号(mclk)的装置(ACLK)，—用于从系统时钟信号(mclk)周期性产生一个同步脉冲(msync)的第1计数装置(COUNT1)，其中产生具有周期性的同步脉冲(msync)，该周期性相当于系统时钟信号(mclk)的周期性整数公约数以及相当于在分立组件(CU)内产生的本地时钟信号(lclk)信号的一个周期性，以及—用于经至少一根连接导线(CC-LINK)发送信息和同步脉冲(msync)到分立组件(CU)的第1接口装置(SELIC1)，以及分立组件(CU)具有：—用于产生本地时钟信号(lclk)的装置(LCLK)，—用于接收经连接导线(CC-LINK)传输的信息和同步脉冲(msync)的第2接口装置(SELIC2)，和—用于求出在接收的同步脉冲(msync)的时位和本地时钟信号(lclk)的时位之间的有关差值以及以与同步脉冲(msync)的时位适当比例关系控制本地时钟(lclk)的时位的同步装置(SYNCGATE)。
下载完整专利技术内容需要扣除积分，VIP会员可以免费下载。
该专利技术资料仅供研究查看技术是否侵权等信息，商用须获得专利权人授权。该专利全部权利属于西门子公司，未经西门子公司许可，擅自商用是侵权行为。如果您想购买此专利、获得商业授权和技术合作，请联系【客服】
本文链接：http://www.vipzhuanli.com/patent/00101168.5/，转载请声明来源钻瓜专利网。
