[发明专利]叠层电容器存储单元及其制造方法

摘要

一种由MOSFET及叠层电容器构成的DRAM存储单元结构和一种形成该结构的方法便于进行在该晶体管的源/漏区与该电容器的下电极之间的低阻接触。该方法在其优选实施例中使用铂作为该电容器的底部电极而不需要在铂与用于接触该MOSFET的掺杂多晶硅栓之间的扩散阻挡层。为了达到该目的，该接点的形成是在淀积诸如钡锶钛酸盐的用于形成该电容器的介质的高介电常数的材料之后。该电容器的底部电极相对于该多晶硅栓部分地偏移。

主权项

1.一种制造半导体器件的方法，其特征在于，包括下述步骤：准备一个硅衬底，在该硅衬底的顶部表面上以互相隔开的方式设置了多个掺杂硅区，分离的叠层电容器将串联地连接到该硅区的每一个上；在所述顶部表面上形成介质性的第1层；在所述介质性的层中对于所述多个掺杂硅区的每一个由一个导电性的第2层的一部分形成分离的导电性栓，该栓穿过所述层垂直地延伸，以便与所述硅区的一个接触；在所得到的叠层的顶部表面上形成介质性的第3层；在所得到的叠层的顶部表面上形成导电性的第4层；对该导电性的第4层进行图形刻蚀，以便在所述介质性的第3层上留下多个导电性的分段，每个导电性栓与一个分段对应，该分段与该导电性栓以部分地偏移的方式对准，每个分段适合于起到叠层电容器的底部电极的作用；在所得到的包括导电性分段的叠层上形成一种材料的介质性的第5层，该材料适合于起到作为被形成的叠层电容器的介质的作用；在所得到的叠层上形成导电性的第6层；在所得到的叠层上形成平面化的介质性的第7层；依次对第7、第6、第5和第3层进行图形刻蚀，以便在该叠层中形成多个分离的开口，每一个开口露出不在该导电性的第4层的分段之下的导电性栓的顶部；以及在每个分离的开口中设置用于将每个导电性栓的该被露出的顶部有选择地连接到该导电性的第4层的分离的分段上的导电性材料。