[发明专利]半导体存储器无效
| 申请号： | 00105587.9 | 申请日： | 2000-03-29 |
| 公开（公告）号： | CN1135557C | 公开（公告）日： | 2004-01-21 |
| 发明（设计）人： | 德田君仁 | 申请（专利权）人： | 恩益禧电子股份有限公司 |
| 主分类号： | G11C7/00 | 分类号： | G11C7/00;B41J5/30 |
| 代理公司： | 中原信达知识产权代理有限责任公司 | 代理人： | 穆德骏;方挺 |
| 地址： | 日本*** | 国省代码： | 日本;JP |
| 权利要求书： | 查看更多 | 说明书： | 查看更多 |
| 摘要： | 一种用于控制写入存储器单元阵列内的存储器单元的运算控制电路，该电路设置在存储器单元阵列和数据输入和输出缓冲器之间。在读周期激活/ORE信号或/ANDE信号和WE信号时，运算控制电路在存储在存储器单元阵列的数据和要写入存储器单元阵列的数据之间进行或运算或者与运算，并且根据上述逻辑运算结果将数据输入缓冲器内的数据写入存储器单元阵列。 | ||
| 搜索关键词： | 半导体 存储器 | ||
【主权项】：
1.一种半导体存储器，包括：存储器单元阵列，由在行和列方向译码的预定数目的多个存储器单元组成，数据输入存储装置，用于暂存要写入所述存储器单元阵列的数据，和运算控制装置，该装置参考从所述存储器单元阵列内用于写入的存储器单元读取的另一个数据和与数据写入有关的使能信号，并根据所述使能信号的状态将所述数据写入用于写入的所述存储器单元；其中，所述运算控制电路包括：第一或运算电路，该电路输入从所述存储器单元阵列读取的所述另一个数据和与运算使能(ANDE)信号，第二或运算电路，该电路输入从所述数据输入存储装置提供的所述数据或从所述存储器单元阵列读取的所述另一个数据的反相数据和或运算使能(ORE)信号，与运算电路，该电路输入所述第一和第二或运算电路的输出信号和写入使能(WE)信号，三态缓冲器，该三态缓冲器输入所述与运算电路的输出信号作为一个控制信号，并接通/断开控制从所述数据输入存储装置向所述存储器单元阵列提供的所述数据，和切换装置，用于当输入一个清零信号时将从所述存储器单元阵列读取的所述另一个数据的反相数据加载于所述三态缓冲器。
下载完整专利技术内容需要扣除积分，VIP会员可以免费下载。
该专利技术资料仅供研究查看技术是否侵权等信息，商用须获得专利权人授权。该专利全部权利属于恩益禧电子股份有限公司，未经恩益禧电子股份有限公司许可，擅自商用是侵权行为。如果您想购买此专利、获得商业授权和技术合作，请联系【客服】
本文链接：http://www.vipzhuanli.com/patent/00105587.9/，转载请声明来源钻瓜专利网。
