[发明专利]形成存储电容器的方法无效
| 申请号： | 00106048.1 | 申请日： | 2000-04-24 |
| 公开（公告）号： | CN1271961A | 公开（公告）日： | 2000-11-01 |
| 发明（设计）人： | 岩崎治夫 | 申请（专利权）人： | 日本电气株式会社 |
| 主分类号： | H01L21/70 | 分类号： | H01L21/70;H01L21/8239 |
| 代理公司： | 中原信达知识产权代理有限责任公司 | 代理人： | 穆德骏,方挺 |
| 地址： | 日本*** | 国省代码： | 暂无信息 |
| 权利要求书： | 查看更多 | 说明书： | 查看更多 |
| 摘要： | 本发明提供在半导体器件中形成至少一个电容器下电极的方法,包括步骤在半导体衬底上方的多层结构上形成第一绝缘膜;形成穿透第一绝缘膜和多层结构到达半导体衬底表面的接触孔;有选择地去除第一绝缘膜以形成掩模图形;形成单层导电膜,在接触孔内和多层结构上延伸并覆盖掩模图形在该导电膜上形成第二绝缘膜;部分去除第二绝缘膜和导电膜以露出掩模图形的顶部;去除第二绝缘膜和掩模图形的余下部分以形成至少一个下电极。 | ||
| 搜索关键词： | 形成 存储 电容器 方法 | ||
【主权项】：
1.一种在半导体器件中形成至少一个电容器下电极的方法，所述方法包括如下步骤：在半导体衬底上方的多层结构上形成第一绝缘膜；形成至少一个接触孔，其穿透所述第一绝缘膜和所述多层结构，到达所述半导体衬底的表面；有选择地去除所述第一绝缘膜，以在所述多层结构上形成掩模图形；形成单层导电膜，其在至少是所述接触孔内以及整个所述多层结构上延伸，并覆盖所述掩模图形；在所述单层导电膜上形成第二绝缘膜；部分地去除所述第二绝缘膜和在整个所述掩模图形上的单层导电膜，以便露出所述掩模图形的顶部；以及去除所述第二绝缘膜和所述掩模图形的余下部分以形成至少一个下电极，该下电极包括单层导电层。
下载完整专利技术内容需要扣除积分，VIP会员可以免费下载。
该专利技术资料仅供研究查看技术是否侵权等信息，商用须获得专利权人授权。该专利全部权利属于日本电气株式会社，未经日本电气株式会社许可，擅自商用是侵权行为。如果您想购买此专利、获得商业授权和技术合作，请联系【客服】
本文链接：http://www.vipzhuanli.com/patent/00106048.1/，转载请声明来源钻瓜专利网。
- 上一篇：装饰板及装饰件的制造方法
- 下一篇：受控释放的尿素基产品
- 同类专利
- 专利分类
H01 基本电气元件
H01L 半导体器件；其他类目中不包括的电固体器件
H01L21-00 专门适用于制造或处理半导体或固体器件或其部件的方法或设备
H01L21-02 .半导体器件或其部件的制造或处理
H01L21-64 .非专门适用于包含在H01L 31/00至H01L 51/00各组的单个器件所使用的除半导体器件之外的固体器件或其部件的制造或处理
H01L21-66 .在制造或处理过程中的测试或测量
H01L21-67 .专门适用于在制造或处理过程中处理半导体或电固体器件的装置；专门适合于在半导体或电固体器件或部件的制造或处理过程中处理晶片的装置
H01L21-70 .由在一共用基片内或其上形成的多个固态组件或集成电路组成的器件或其部件的制造或处理；集成电路器件或其特殊部件的制造
H01L 半导体器件；其他类目中不包括的电固体器件
H01L21-00 专门适用于制造或处理半导体或固体器件或其部件的方法或设备
H01L21-02 .半导体器件或其部件的制造或处理
H01L21-64 .非专门适用于包含在H01L 31/00至H01L 51/00各组的单个器件所使用的除半导体器件之外的固体器件或其部件的制造或处理
H01L21-66 .在制造或处理过程中的测试或测量
H01L21-67 .专门适用于在制造或处理过程中处理半导体或电固体器件的装置；专门适合于在半导体或电固体器件或部件的制造或处理过程中处理晶片的装置
H01L21-70 .由在一共用基片内或其上形成的多个固态组件或集成电路组成的器件或其部件的制造或处理；集成电路器件或其特殊部件的制造
