[发明专利]数字锁相环电路

摘要

提供一个数字PLL电路，即使在电源电压或者环境温度变化时也能够实现高精度保持功能。该数字PLL电路提供第一，第二和第三环路。在第三环路中，加法器和微分器计算固定频率振荡器输出信号的频率与输出频率之间的差值，而存储电路保存在加法器和微分器计算的差值，而另一个加法器用存储电路中存储的差值与固定频率振荡器输出信号的频率和当前输出频率之间的差值来比较。以及由这个比较结果来控制压控振荡器(VCO)输出信号的频率。

主权项

1.一种数字锁相环(PLL)电路，其提供通过输出频率相位的反馈作用使得输入频率和输出频率相等的第一和一个第二环路，并且在这种状态万一要同步的时钟源失去同步时，同步的时钟频率被存储并且长时间地保持，其特征在于该电路还包括：第三环路比较所述输出频率与预定常数频率并且使用比较结果用于在第一和第二环路的反馈工作，所述第三环路包括：一个输出有预定不变频率的信号的固定频率振荡器；一个计算装置，用于计算所述固定频率振荡器输出信号的频率与所述输出频率之间的差；一个存储装置，用于存储在所述计算装置计算的差；一个比较装置，用于将所述存储装置中存储的差值与从所述固定频率振荡器输出信号的频率和当前输出频率之间的差值进行比较；以及一个压控振荡器(VCO)，根据在所述比较装置比较的结果输出具有一个频率的信号，其中：实现控制以至于使所述固定频率振荡器输出信号的频率和当前输出频率之间的差值与存储在所述存储装置中的所述差值相等。