[发明专利]逻辑电路及先行进位电路无效
| 申请号： | 00107032.0 | 申请日： | 2000-03-09 |
| 公开（公告）号： | CN1267136A | 公开（公告）日： | 2000-09-20 |
| 发明（设计）人： | 早川诚幸 | 申请（专利权）人： | 株式会社东芝 |
| 主分类号： | H03K19/00 | 分类号： | H03K19/00;G06F7/50 |
| 代理公司： | 中国国际贸易促进委员会专利商标事务所 | 代理人： | 王永刚 |
| 地址： | 日本神*** | 国省代码： | 暂无信息 |
| 权利要求书： | 查看更多 | 说明书： | 查看更多 |
| 摘要： | 检查2进制数据串中最初出现的0或1的逻辑电路包括由动态电路构成并接受最上位比特的“非”逻辑电路;分别由动态电路构成,与最上位比特以外的比特一一对应,输入对应于该比特位置的所述2进制数据串的比特和处于比该比特位置更上位的比特的或非电路;从所述“非”逻辑电路和或非电路邻接的电路接受两个逻辑信号的2输入或非电路。该逻辑电路和先行进位电路构成简单而且能够进行高速处理。 | ||
| 搜索关键词： | 逻辑电路 先行 进位 电路 | ||
【主权项】：
1.一种从上位比特开始按顺序检查2进制数的数据串的比特时检索最初出现的0或1的逻辑电路，包括：由动态电路构成并接受所述2进制数的数据串的最上位比特的“非”逻辑电路；分别由动态电路构成，与所述2进制数的数据串的最上位比特以外的比特一一对应，输入对应于该比特位置的所述2进制数的数据串的比特和处于比该比特位置更上位的比特的或非电路；从所述“非”逻辑电路和或非电路邻接的电路接受两个逻辑信号的2输入或非电路。
下载完整专利技术内容需要扣除积分，VIP会员可以免费下载。
该专利技术资料仅供研究查看技术是否侵权等信息，商用须获得专利权人授权。该专利全部权利属于株式会社东芝，未经株式会社东芝许可，擅自商用是侵权行为。如果您想购买此专利、获得商业授权和技术合作，请联系【客服】
本文链接：http://www.vipzhuanli.com/patent/00107032.0/，转载请声明来源钻瓜专利网。
