[发明专利]逻辑电路无效
申请号: | 00108351.1 | 申请日: | 2000-02-29 |
公开(公告)号: | CN1301023A | 公开(公告)日: | 2001-06-27 |
发明(设计)人: | 平入孝二 | 申请(专利权)人: | 索尼公司 |
主分类号: | G11C7/00 | 分类号: | G11C7/00;G11C11/34 |
代理公司: | 中国专利代理(香港)有限公司 | 代理人: | 傅康 |
地址: | 日本*** | 国省代码: | 暂无信息 |
权利要求书: | 查看更多 | 说明书: | 查看更多 |
摘要: | 一种包括逻辑电路部分的逻辑电路,该逻辑电路包括一个双干线型逻辑树、一个同步型读出锁存装置,包括一个读出放大器、一个逻辑树断开控制装置、一组用于断开所述逻辑树的开关和一个用于将一个逻辑保持同步信号一个周期的置位和复位锁存装置,其中,在空状态中,所述读出放大器被去激活,所述双干线型逻辑树和所述读出锁存器被连接,和所述双干线型逻辑树被短路,其中,在所述驱动状态中,所述读出放大器被激活和该双干线型逻辑树的输出端被接通,和其中在最终确定状态中,所述读出放大器被激活和所述逻辑树和读出锁存单元被断开。 | ||
搜索关键词: | 逻辑电路 | ||
【主权项】:
1.一种用于与一个同步信号同步输出逻辑功能评估结果的逻辑电路,包括:一个用于形成一个路径并实现所希望逻辑功能的双干线型逻辑树,其中,只有一个干线能够根据输入信号经过所述路径到达一个基准电位;一个读出锁存单元,具有;用于接收所述双干线型连接到第一逻辑输出和第二逻辑输出的第一逻辑输入结点和第二逻辑输入结点;第一逻辑输出结点;第二逻辑输出结点;一个读出放大器,该读出放大器在接收指出驱动的所述同步信号的基础上工作并根据由输入给所述第一逻辑输出结点和第二逻辑输出结点的第一逻辑输入和第二逻辑输入所拥有的传导阻抗差将所述第一逻辑输出和第二逻辑输出的逻辑电位最终设置为不同的第一电平和第二电平;第一转换装置,用于当接收一个指出空状态的同步信号时短路第一逻辑输出结点和第二逻辑输出结点;第二转换装置,用于根据一个控制端的电位点连接或断开所述第一逻辑输入结点和第一逻辑输出结点;第三转换装置,用于根据所述控制端的电位点连接或断开所述第二逻辑输入结点和第二逻辑输出结点;和一个逻辑树断开控制装置,具有:第一设定装置,用于将连接到所述第二转换装置和第三转换装置的控制端上的控制结点的电位设置为至少在包括其中在读出放大器中还没有最终确定所述逻辑的空状态的状态中在被连接有所述第二和第三转换装置的两个端之间进行连接的电位;和第二设定装置,用于根据一个控制端的电位电连接或断开所述第一逻辑输入结点和第一逻辑输出结点;第三转换装置,用于根据所述控制端的电位电连接或断开所述第二逻辑输入结点和第二逻辑输出结点;和一个逻辑树断开控制装置,具有:第一设定装置,用于在包括其中在所述读出放大器中还没有最终确定所述逻辑的空状态的状态处将连接到所述第二转换装置和第三转换装置控制端上的控制结点的电位设置为至少能够使连接有所述第二转换装置和第三转换装置的两个端之间进行连接的电位,和第二设定装置,用于在其中在所述读出放大器中已经最终确定所述逻辑的一个状态处根据所述第一逻辑输出结点或第二逻辑输出结点将所述控制结点的电位设置为至少能够在被连接有所述第二转换装置和第三转换装置的两个端之间断开的电位;和置位和复位锁存单元,用于在它的置位端接收所述读出锁存单元的第一逻辑输出,在它的复位端接收所述读出锁存单元的第二逻辑输出,并保持所述读出锁存单元的逻辑输出长达所述同步信号一个周期的时间周期。
下载完整专利技术内容需要扣除积分,VIP会员可以免费下载。
该专利技术资料仅供研究查看技术是否侵权等信息,商用须获得专利权人授权。该专利全部权利属于索尼公司,未经索尼公司许可,擅自商用是侵权行为。如果您想购买此专利、获得商业授权和技术合作,请联系【客服】
本文链接:http://www.vipzhuanli.com/patent/00108351.1/,转载请声明来源钻瓜专利网。