[发明专利]维特比解码器和传输设备

摘要

提供一种维特比解码器,维特比解码器以与支路量度在解码处理中被计算的相同的时间序列次序执行一个ACS操作,并把传输信息恢复为残存阵列。还提供一种传输设备,把传输顺序传输到包括上述维特比解码器的接收设备,该传输顺序包括一个位序列,该位序列是通过把传输信息分割成具有规定字长度的片并在经过遵照维特比解码器的编码后逆转时间序列的次序而获得的。在使用这种维特比解码器和传输设备的系统中,与设备的标准化、设计、维护和操作有关的灵活性增加,并且能够降低运行成本、增加可靠性,同时不降低性能和服务质量。

主权项

1．一种维特比解码器，包括支路量度计算装置，被提供有单独的码组，所述单独码组被作为码字通过树编码传输信息产生，每一个码字的包括在码组内的位串时间序列的次序被逆转，用于按每一个码组被提供的时间序列的次序计算对应于所有支路的支路量度，所述所有支路形成在时间点tj的每一个状态Sj和在时间点tj之前的时间点ti的一个状态Si之间，在树编码中使用的编码器可以达到状态Sj，同样也可以达到状态Si；以及ACS-操作装置，用于对支路量度进行一个ACS操作，该支路量度是所述支路量度计算装置按支路量度被计算的时间序列的次序计算的，从而把传输信息恢复成一个残存阵列。