[发明专利]降低内连线之间的电容的方法

摘要

一种降低内连线之间的电容的方法与构造，其是在每一金属内连线上依次形成一氧化物层及一第一阻挡层，之后沉积一第一内金属电介质层在第一阻挡层上，并以化学机械研磨法研磨第一内金属电介质层至第一阻挡层，再经回蚀刻至氧化物层的厚度之间，接着在具有氧化物层及第一阻挡层的每一金属内连线的两侧上方形成一间隙壁，除去位于相邻内连线之间的第一内金属电介质层，沉积一第二内金属电介质层，而在高宽比率(aspect ratio)较高的相邻内连线的间距中形成一气隙。

主权项

1.一种降低内连线之间电容的方法，其特征在于，至少包括：提供一衬底，其中多个半导体元件及隔离各半导体元件的一电介质层皆已形成在所述衬底上；沉积一金属层在所述衬底上；沉积一氧化物层在所述金属层上：图形蚀刻所述氧化物层及金属层，以形成内连线；沉积一第一阻挡层在所述内连线上；沉积一第一内金属电介质层在所述第一阻挡层上；以化学机械研磨法研磨所述第一内金属电介质层至所述第一阻挡层：回蚀刻所述第一内金属电介质层，至其沉积高度位于所述氧化物层厚度之间；沉积一第二阻挡层在经回蚀刻的所述第一内金属电介质层上；非等向性蚀刻所述第二阻挡层，以在每一内连线两侧上方形成一间隙壁；除去位于相邻内连线之间的所述第一内金属电介质层；及沉积一第二内金属电介质层在具有间隙壁的内连线上，而在相邻内连线小于0.45微米的间距中形成一气隙