[发明专利]备有高速信息包数据输入的半导体存储器

摘要

在测试模式时,半导体存储器(1)根据从测试器输入的时钟信号,利用测试时钟变换电路和DDL电路(16)发生高速的内部时钟。将内部时钟供给对以信息包形式供给的数据进行串并变换的多个串并变换电路(18、20)和对串并变换电路(18、20)的输出进行译码并对DRAM核心(26)输出ACT等指令的接口电路(22)。另外,内部信息包发生电路利用内部时钟高速地发生测试用信息包信号。因此,不从外部输入高速的信息包信号也能用低速测试器进行工作确认。

主权项

1．一种半导体存储器，其特征在于备有：接收从外部供给的时钟信号，在测试模式时发生具有上述时钟信号以上频率的内部时钟信号的测试时钟发生电路(10、16)；在上述测试模式时，根据上述内部时钟，发生信息包形式的上述地址信号及上述指令信号的内部信息包发生电路(30)；在通常模式时，从外部接收信息包形式的上述地址信号及上述指令信号，在上述测试模式时，从上述内部信息包发生电路接收信息包形式的上述地址信号及上述指令信号，将分别包含在上述地址信号及上述指令信号中的按时序串行输入的多个数据重新排列成并行的多个数据后输出的串并变换电路(18、20)；接收上述串并变换电路的输出并进行译码，输出与上述地址信号及上述指令信号相对应的控制信号的接口电路(22)；以及根据上述接口电路的输出进行存储工作的存储电路(26)。