[发明专利]用于网络处理器的动态随机存取存储器数据存储和移动无效
| 申请号： | 00137002.2 | 申请日： | 2000-12-27 |
| 公开（公告）号： | CN1303050A | 公开（公告）日： | 2001-07-11 |
| 发明（设计）人： | 布赖恩·M·巴斯;吉恩·L·卡尔维纳克;迈科·C·海蒂斯;史蒂文·K·詹金斯;迈克尔·S·西格尔;迈克尔·R·特朗布利;法布里斯·J·韦普兰肯 | 申请（专利权）人： | 国际商业机器公司 |
| 主分类号： | G06F12/00 | 分类号： | G06F12/00;G06F13/38;H04L12/28 |
| 代理公司： | 中国国际贸易促进委员会专利商标事务所 | 代理人： | 酆迅 |
| 地址： | 美国*** | 国省代码： | 暂无信息 |
| 权利要求书： | 查看更多 | 说明书： | 查看更多 |
| 摘要： | 在几个方面增强网络处理器把数据移动到计算机系统中使用的动态随机存取存储器(DRAM)芯片中和从其中移动数据的能力。在本发明的一个方面中,并行地用二个双数据率DRAM使带宽加倍,从而提高数据吞吐率。通过网络处理器为DRAM时钟的每次重复设置4个全“读”的排和4个全“写”的排,可进一步改进数据的移动。公开一种由网络处理器随机化“读”和“写”访问的模式。该模式特别适用于诸如以太网之类的采用可变帧尺寸的网络。 | ||
| 搜索关键词： | 用于 网络 处理器 动态 随机存取存储器 数据 存储 移动 | ||
【主权项】：
1．一种采用动态随机存取存储器(DRAM)存储的用于多个网络处理器的改进型数据传送系统，包括：a)一对并行的DDRDRAM芯片，每块芯片能在时钟的上升沿和下降沿移动数据；以及b)一个多路复用器，其允许在所述时钟的每20个周期的单元期间由每个网络处理器“读”四个数据存储体，并接着由每个网络处理器“写”四个存储体。
下载完整专利技术内容需要扣除积分，VIP会员可以免费下载。
该专利技术资料仅供研究查看技术是否侵权等信息，商用须获得专利权人授权。该专利全部权利属于国际商业机器公司，未经国际商业机器公司许可，擅自商用是侵权行为。如果您想购买此专利、获得商业授权和技术合作，请联系【客服】
本文链接：http://www.vipzhuanli.com/patent/00137002.2/，转载请声明来源钻瓜专利网。
- 上一篇：内烁脉冲器及用途
- 下一篇：从猪皮制备胶原膜的方法
