[发明专利]时钟生成电路、串／并变换器及并／串变换器

摘要

一种生成多相输出时钟信号的时钟生成电路，即使输入时钟信号的周期变化，也能立即跟踪其变化。该时钟生成电路具有产生其频率根据控制电压而变化的输出信号的压控振荡器(14)、将输入时钟信号的相位与压控振荡器的输出信号的相位进行比较并检测该相位差的相位比较器(11)、生成与上述相位差对应的控制电压的控制电压生成电路(12、13)、和通过根据控制电压使输入时钟信号延迟从而产生多相输出时钟信号的可变延迟电路(15)。

主权项

1.一种时钟生成电路，根据输入时钟信号产生多相输出时钟信号，其特征在于具有：用于产生其频率根据控制电压而变化的输出信号的压控振荡器；用于将所述输入时钟信号的相位与所述压控振荡器的所述输出信号的相位进行比较并检测该相位差的相位比较器；生成与利用所述相位比较器检测出的所述相位差对应的所述控制电压的控制电压生成电路；通过根据所述控制电压使所述输入时钟信号延迟从而产生所述多相输出时钟信号的可变延迟电路；所述压控振荡器包含呈环状连接的多个差动缓冲电路，所述可变延迟电路包含多个差动缓冲电路，该差动缓冲电路具有和包含在所述压控振荡器中的所述多个差动缓冲电路相同的结构，所述压控振荡器具有n个所述差动缓冲电路，所述可变延迟电路至少具有2n个所述差动缓冲电路。