[发明专利]半导体集成电路、具有该半导体集成电路的墨盒以及装载该墨盒的喷墨记录装置无效
| 申请号： | 00803047.2 | 申请日： | 2000-10-04 |
| 公开（公告）号： | CN1338106A | 公开（公告）日： | 2002-02-27 |
| 发明（设计）人： | 高木哲男 | 申请（专利权）人： | 精工爱普生株式会社 |
| 主分类号： | G11C17/00 | 分类号： | G11C17/00;B41J2/175 |
| 代理公司： | 中国专利代理(香港)有限公司 | 代理人： | 陈霁,梁永 |
| 地址： | 日本*** | 国省代码： | 暂无信息 |
| 权利要求书： | 查看更多 | 说明书： | 查看更多 |
| 摘要： | 在半导体集成电路,根据对在n行m列配设存储元(n、m是自然数)的各比特写入指令的输入,对与矩阵各行对应的信号线进行充电,并对一行部分的全比特写入终止后,对下一信号线进行充电,而且与充电的信号线对应的1行部分的比特,分别顺序地写入。短时间地并且可靠地对信号线进行放电。通过设置延迟电路确保在寄生电路上充电的电荷的放电时间。放电终止后地址应当变化,因此不致于误写入。 | ||
| 搜索关键词： | 半导体 集成电路 具有 墨盒 以及 装载 喷墨 记录 装置 | ||
【主权项】：
1.半导体集成电路，它包含充电装置，根据对按n行m列(n、m为自然数，不同)配设的存储元的各比特的写入指令的输入，对每1行、与该行对应的信号线进行充电，并对1行部分的所有比特写入终止后，对与下一行对应的信号线进行充电，所述半导体集成电路对与通过前述充电装置充电的信号线对应的1行部分的比特，分别顺序地进行每1比特写入，其特征为，它包含延迟装置，对前述充电装置的前述写入指令的输入至少延迟与前述信号线的放电时间相当的时间。
下载完整专利技术内容需要扣除积分，VIP会员可以免费下载。
该专利技术资料仅供研究查看技术是否侵权等信息，商用须获得专利权人授权。该专利全部权利属于精工爱普生株式会社，未经精工爱普生株式会社许可，擅自商用是侵权行为。如果您想购买此专利、获得商业授权和技术合作，请联系【客服】
本文链接：http://www.vipzhuanli.com/patent/00803047.2/，转载请声明来源钻瓜专利网。
