[发明专利]具有沟道式电容器的动态随机存储器单元的制造方法无效
申请号: | 00803978.X | 申请日: | 2000-02-15 |
公开(公告)号: | CN1139982C | 公开(公告)日: | 2004-02-25 |
发明(设计)人: | 耶诺依·蒂豪尼 | 申请(专利权)人: | 印芬龙科技股份有限公司 |
主分类号: | H01L21/8242 | 分类号: | H01L21/8242;H01L27/108 |
代理公司: | 中科专利商标代理有限责任公司 | 代理人: | 刘晓峰 |
地址: | 德国*** | 国省代码: | 德国;DE |
权利要求书: | 查看更多 | 说明书: | 查看更多 |
摘要: | 本发明涉及一种具有沟道式电容器的DRAM单元的制造方法。本发明的目的在于简化DRAM单元的制造方法,保证高的效率并得到高的DRAM单元的存储密度。为此,DRAM单元的存储电容器(4)和选择场效应晶体管(3)彼此独立制造。电容器在第一区域(6)内制出。随后第二区域(10)通过直接晶片压焊或智能切割等本领域公知的技术以覆盖第一沟道(7)的方式布置在第一区域(6)上。通过直接晶片压焊方法或智能切割方法能够在第一区域(6)和第二区域(10)之间以简单的方式产生一个清晰限定的边界表面(11)。 | ||
搜索关键词: | 具有 沟道 电容器 动态 随机 存储器 单元 制造 方法 | ||
【主权项】:
1.一种用于制造DRAM存储器单元的方法,其包括以下步骤:在第一导电型的第一区域内(6)制出第一沟道(7),用第一绝缘层(8)涂着第一沟道(7)的表面并用第二导电型的导电材料(9)填充第一沟道(7),第一区域(6)和第一沟道(7)内的导电材料(9)高度搀杂;将第一导电型的第二区域(10)布置在第一区域上以便覆盖第一沟道(7);通过搀杂剂从第一沟道(7)内的导电材料(9)中扩散在第二区域(10)内制出第二导电型的区域(12);蚀刻第一沟道(7)附近的相邻区域,以便从第二区域(10)的表面一直到第一区域(6)内的范围内除去半导体材料;用绝缘材料(13)填充相邻区域,以便在相邻的沟道之间产生绝缘体区域;在第二区域(10)的表面上制出由第二导电型导电材料构成的位线(1)和漏区(18)用于选择场效应晶体管;在第一区域内第一沟道上面的第二区域(10)内的第二沟道(14)内制出选择场效应晶体管(3)的栅极(17);及在第二区域(10)未被覆盖的表面上制出由导电材料构成的字线(2)。
下载完整专利技术内容需要扣除积分,VIP会员可以免费下载。
该专利技术资料仅供研究查看技术是否侵权等信息,商用须获得专利权人授权。该专利全部权利属于印芬龙科技股份有限公司,未经印芬龙科技股份有限公司许可,擅自商用是侵权行为。如果您想购买此专利、获得商业授权和技术合作,请联系【客服】
本文链接:http://www.vipzhuanli.com/patent/00803978.X/,转载请声明来源钻瓜专利网。
- 同类专利
- 专利分类
H01 基本电气元件
H01L 半导体器件;其他类目中不包括的电固体器件
H01L21-00 专门适用于制造或处理半导体或固体器件或其部件的方法或设备
H01L21-02 .半导体器件或其部件的制造或处理
H01L21-64 .非专门适用于包含在H01L 31/00至H01L 51/00各组的单个器件所使用的除半导体器件之外的固体器件或其部件的制造或处理
H01L21-66 .在制造或处理过程中的测试或测量
H01L21-67 .专门适用于在制造或处理过程中处理半导体或电固体器件的装置;专门适合于在半导体或电固体器件或部件的制造或处理过程中处理晶片的装置
H01L21-70 .由在一共用基片内或其上形成的多个固态组件或集成电路组成的器件或其部件的制造或处理;集成电路器件或其特殊部件的制造
H01L 半导体器件;其他类目中不包括的电固体器件
H01L21-00 专门适用于制造或处理半导体或固体器件或其部件的方法或设备
H01L21-02 .半导体器件或其部件的制造或处理
H01L21-64 .非专门适用于包含在H01L 31/00至H01L 51/00各组的单个器件所使用的除半导体器件之外的固体器件或其部件的制造或处理
H01L21-66 .在制造或处理过程中的测试或测量
H01L21-67 .专门适用于在制造或处理过程中处理半导体或电固体器件的装置;专门适合于在半导体或电固体器件或部件的制造或处理过程中处理晶片的装置
H01L21-70 .由在一共用基片内或其上形成的多个固态组件或集成电路组成的器件或其部件的制造或处理;集成电路器件或其特殊部件的制造