[发明专利]集电极朝上的射频功率晶体管及其制造方法无效
申请号: | 00808253.7 | 申请日: | 2000-05-19 |
公开(公告)号: | CN1149648C | 公开(公告)日: | 2004-05-12 |
发明(设计)人: | T·约翰松 | 申请(专利权)人: | 艾利森电话股份有限公司 |
主分类号: | H01L21/331 | 分类号: | H01L21/331;H01L29/70;H01L29/06 |
代理公司: | 中国专利代理(香港)有限公司 | 代理人: | 程天正;梁永 |
地址: | 瑞典斯*** | 国省代码: | 瑞典;SE |
权利要求书: | 查看更多 | 说明书: | 查看更多 |
摘要: | 公开一种应用外延的台面结构并利用极少数量的掩模来制造低压高频硅功率晶体管的方法。并提供一种低压高频硅晶体管芯片(20),它表现为一种外延台面工艺的硅功率器件。该硅晶体管布局表现为一种具有许多单台面集电极结构(21)的集电极朝上的器件。所述晶体管在工作时利用其衬底作为朝下的发射极,而且基极及集电极区连同焊片(23,25)一起朝上,由此通过采用发射极作为衬底来几乎完全地消除基极至集电极的寄生电容。此外还讲述了这种新结构的被减少的必要制造工艺步骤。 | ||
搜索关键词: | 集电极 朝上 射频 功率 晶体管 及其 制造 方法 | ||
【主权项】:
1.应用外延的台面结构并利用极少数量的掩模来制造低压高频硅功率晶体管的方法,其特征在于如下步骤:选择高掺杂的n+硅衬底(1)来形成晶体管发射极区;应用器件隔离方案来确定晶体管基极/集电极区的整个上部结构;为形成基极/集电极结构淀积一个p+硅基极层(5)、一个n-硅集电极层(6)、以及一个n+硅集电极接触层(7);利用掩模(8,9)和通过向下腐蚀到所述将要构成基极区的层(5)来形成集电极台面;淀积低温绝缘氧化物层(12)和产生通往集电极及基极区的接触孔(13);利用掩模朝下向接触孔(13)中形成第一和第二金属化层(16,17),其中第一金属化层(16)在此互接所述的基极区,第二金属化层(17)在此互接所述的集电极区,而且淀积一种形成了窗口的钝化层(15),以便进一步产生基极及集电极接触和用于相应基极及集电极金属化层的焊片。
下载完整专利技术内容需要扣除积分,VIP会员可以免费下载。
该专利技术资料仅供研究查看技术是否侵权等信息,商用须获得专利权人授权。该专利全部权利属于艾利森电话股份有限公司,未经艾利森电话股份有限公司许可,擅自商用是侵权行为。如果您想购买此专利、获得商业授权和技术合作,请联系【客服】
本文链接:http://www.vipzhuanli.com/patent/00808253.7/,转载请声明来源钻瓜专利网。
- 上一篇:用于半导体器件的金红石介质材料
- 下一篇:半导体元件安装用中继基板的制造方法
- 同类专利
- 专利分类
H01 基本电气元件
H01L 半导体器件;其他类目中不包括的电固体器件
H01L21-00 专门适用于制造或处理半导体或固体器件或其部件的方法或设备
H01L21-02 .半导体器件或其部件的制造或处理
H01L21-64 .非专门适用于包含在H01L 31/00至H01L 51/00各组的单个器件所使用的除半导体器件之外的固体器件或其部件的制造或处理
H01L21-66 .在制造或处理过程中的测试或测量
H01L21-67 .专门适用于在制造或处理过程中处理半导体或电固体器件的装置;专门适合于在半导体或电固体器件或部件的制造或处理过程中处理晶片的装置
H01L21-70 .由在一共用基片内或其上形成的多个固态组件或集成电路组成的器件或其部件的制造或处理;集成电路器件或其特殊部件的制造
H01L 半导体器件;其他类目中不包括的电固体器件
H01L21-00 专门适用于制造或处理半导体或固体器件或其部件的方法或设备
H01L21-02 .半导体器件或其部件的制造或处理
H01L21-64 .非专门适用于包含在H01L 31/00至H01L 51/00各组的单个器件所使用的除半导体器件之外的固体器件或其部件的制造或处理
H01L21-66 .在制造或处理过程中的测试或测量
H01L21-67 .专门适用于在制造或处理过程中处理半导体或电固体器件的装置;专门适合于在半导体或电固体器件或部件的制造或处理过程中处理晶片的装置
H01L21-70 .由在一共用基片内或其上形成的多个固态组件或集成电路组成的器件或其部件的制造或处理;集成电路器件或其特殊部件的制造