[发明专利]叠层体、叠层体的制备方法及半导体元件无效
| 申请号： | 00808799.7 | 申请日： | 2000-07-06 |
| 公开（公告）号： | CN1155995C | 公开（公告）日： | 2004-06-30 |
| 发明（设计）人： | 西川孝司 | 申请（专利权）人： | 松下电器产业株式会社 |
| 主分类号： | H01L21/318 | 分类号： | H01L21/318;H01L21/203;H01L29/78;H01L29/792;H01L21/8247;H01L27/10 |
| 代理公司： | 中科专利商标代理有限责任公司 | 代理人： | 汪惠民 |
| 地址： | 日本*** | 国省代码： | 日本;JP |
| 权利要求书： | 查看更多 | 说明书： | 查看更多 |
| 摘要： | 一种叠层体、叠层体的制备方法及半导体元件。通过酸处理等清洗Si衬底1并加热它而将它表面的附着物除去。其次，将已等离子化的N供向Si衬底1的表面，而利用该游离基N的表面活性剂效果在Si衬底1的表面上形成和Si结晶晶格不匹配的AlN结晶层80。因AlN结晶层80的晶格间距离大致和AlN结晶层本来的晶格常数一样，故AlN结晶层80内不存在由于它和Si衬底1的晶格常数的不同而引起的应变，而这种情况在它和Si衬底1晶格匹配时是存在的。 | ||
| 搜索关键词： | 叠层体 制备 方法 半导体 元件 | ||
【主权项】：
1.一种叠层体的制备方法，其特征在于：通过交替地进行工序(a)和工序(b)，而让结晶性III族元素的氮化物膜外延生长在上述结晶层上，其中，工序(a)为：在衬底中的结晶层的主面上形成III族元素的原子层和N原子层二者中之一种原子层；工序(b)为：在上述一种原子层上形成III族元素的原子层和N原子层二者中之另一种原子层。
下载完整专利技术内容需要扣除积分，VIP会员可以免费下载。
该专利技术资料仅供研究查看技术是否侵权等信息，商用须获得专利权人授权。该专利全部权利属于松下电器产业株式会社，未经松下电器产业株式会社许可，擅自商用是侵权行为。如果您想购买此专利、获得商业授权和技术合作，请联系【客服】
本文链接：http://www.vipzhuanli.com/patent/00808799.7/，转载请声明来源钻瓜专利网。
- 同类专利
- 专利分类
H01 基本电气元件
H01L 半导体器件；其他类目中不包括的电固体器件
H01L21-00 专门适用于制造或处理半导体或固体器件或其部件的方法或设备
H01L21-02 .半导体器件或其部件的制造或处理
H01L21-64 .非专门适用于包含在H01L 31/00至H01L 51/00各组的单个器件所使用的除半导体器件之外的固体器件或其部件的制造或处理
H01L21-66 .在制造或处理过程中的测试或测量
H01L21-67 .专门适用于在制造或处理过程中处理半导体或电固体器件的装置；专门适合于在半导体或电固体器件或部件的制造或处理过程中处理晶片的装置
H01L21-70 .由在一共用基片内或其上形成的多个固态组件或集成电路组成的器件或其部件的制造或处理；集成电路器件或其特殊部件的制造
H01L 半导体器件；其他类目中不包括的电固体器件
H01L21-00 专门适用于制造或处理半导体或固体器件或其部件的方法或设备
H01L21-02 .半导体器件或其部件的制造或处理
H01L21-64 .非专门适用于包含在H01L 31/00至H01L 51/00各组的单个器件所使用的除半导体器件之外的固体器件或其部件的制造或处理
H01L21-66 .在制造或处理过程中的测试或测量
H01L21-67 .专门适用于在制造或处理过程中处理半导体或电固体器件的装置；专门适合于在半导体或电固体器件或部件的制造或处理过程中处理晶片的装置
H01L21-70 .由在一共用基片内或其上形成的多个固态组件或集成电路组成的器件或其部件的制造或处理；集成电路器件或其特殊部件的制造
