[发明专利]有双缓冲的数据传输设备、数据传输系统及数据传输方法无效
申请号: | 00808990.6 | 申请日: | 2000-06-15 |
公开(公告)号: | CN1165046C | 公开(公告)日: | 2004-09-01 |
发明(设计)人: | 山上馨 | 申请(专利权)人: | 索尼计算机娱乐公司 |
主分类号: | G11B20/10 | 分类号: | G11B20/10 |
代理公司: | 中国国际贸易促进委员会专利商标事务所 | 代理人: | 吴丽丽 |
地址: | 日本*** | 国省代码: | 日本;JP |
权利要求书: | 查看更多 | 说明书: | 查看更多 |
摘要: | 当从一个主CPU(14)向一个在实时基础上复制音乐声音数据的声音处理器(24)传输数据时,大大地减小在主CPU(14)上的负担。在从作为一个传输源的主CPU(14)传输音乐声音数据时,主CPU(14)和一个DMAC(44)处理比缓冲存储器(41、42)的256个字的存储容量大的2560个字的数据尺寸。在把音乐声音数据已经传输到缓冲存储器(41)之一之后,直到它充满数据,声音处理器(24)临时悬挂数据的传输。当在另一个缓冲存储器(42)中的音乐声音数据由声音处理器(24)复制,并且缓冲存储器(42)变空时,声音处理器(24)把空缓冲存储器(42)设置为一个传输目的地存储器,取消数据传输的临时悬挂,并且恢复至空缓冲存储器(42)的数据传输。 | ||
搜索关键词: | 缓冲 数据传输 设备 系统 方法 | ||
【主权项】:
1.一种用来传输数据的设备,包括:一个数据传输源处理器(14);两个缓冲存储器(41)、(42),能交替地在写和读存储器之间切换;及一个数据传输目的地处理器(24);该设备被配置为当数据传输源处理器把一个开始传输数据的指令发送到所述数据传输目的地处理器时,所述数据传输目的地处理器把所述两个缓冲存储器之一切换到写存储器,而把所述两个缓冲存储器的另一个切换到读存储器,并且控制从所述两个缓冲存储器读数据和向所述两个缓冲存储器写入数据;在所述数据传输目的地处理器结束向所述两个缓冲存储器的写存储器写入数据时,所述数据传输源处理器不接收中断;在所述数据传输目的地处理器结束从所述两个缓冲存储器的读存储器读取数据时,所述数据传输源处理器不接收中断。
下载完整专利技术内容需要扣除积分,VIP会员可以免费下载。
该专利技术资料仅供研究查看技术是否侵权等信息,商用须获得专利权人授权。该专利全部权利属于索尼计算机娱乐公司,未经索尼计算机娱乐公司许可,擅自商用是侵权行为。如果您想购买此专利、获得商业授权和技术合作,请联系【客服】
本文链接:http://www.vipzhuanli.com/patent/00808990.6/,转载请声明来源钻瓜专利网。