[发明专利]使用三层金属互连的闪存架构有效
| 申请号： | 00811962.7 | 申请日： | 2000-07-14 |
| 公开（公告）号： | CN1468435A | 公开（公告）日： | 2004-01-14 |
| 发明（设计）人： | 科林·S·比尔;约拿森·徐辰·苏;瑞维·P·古特拉 | 申请（专利权）人： | 先进微装置公司 |
| 主分类号： | G11C8/00 | 分类号： | G11C8/00;G11C16/08 |
| 代理公司： | 北京纪凯知识产权代理有限公司 | 代理人： | 戈泊;程伟 |
| 地址： | 美国加利*** | 国省代码： | 美国;US |
| 权利要求书： | 查看更多 | 说明书： | 查看更多 |
| 摘要： | 本发明揭示一种内存字线译码器，包括多个与总x－译码器电连接的预译码地址线。次x－译码器与总x－译码器电连接，用以接收从总x－译码器来的电控制信号。内存区段与次x－译码器电连接。总x－译码器选择性地控制次x－译码器以选择于内存区段中的多个字线。垂直x－译码器与总x－译码器和次x－译码器电连接。垂直x－译码器于操作期间通过总x－译码器而用来选择预定的字线。 | ||
| 搜索关键词： | 使用 三层 金属 互连 闪存 架构 | ||
【主权项】：
1.一种用于内存区段的内存字线译码器，包括：至少一个总x-译码器，此总x-译码器与多个预译码地址线电连接；至少一个次x-译码器，与该总x-译码器电连接，其中该总x-译码器选择性地控制该次x-译码器，反应于从该多个预译码地址线接收的信号，致能于该内存区段中的多个字线；和垂直x-译码器，与该总x-译码器和该次x-译码器电连接，其中该垂直x-译码器用来于该内存区段选择预定的字线。
下载完整专利技术内容需要扣除积分，VIP会员可以免费下载。
该专利技术资料仅供研究查看技术是否侵权等信息，商用须获得专利权人授权。该专利全部权利属于先进微装置公司，未经先进微装置公司许可，擅自商用是侵权行为。如果您想购买此专利、获得商业授权和技术合作，请联系【客服】
本文链接：http://www.vipzhuanli.com/patent/00811962.7/，转载请声明来源钻瓜专利网。
- 上一篇：再生装置
- 下一篇：带有多维一级位线的高性能嵌入式半导体存储装置
