[发明专利]具有至少两个时钟系统的集成电路无效
| 申请号： | 00813005.1 | 申请日： | 2000-09-19 |
| 公开（公告）号： | CN1402907A | 公开（公告）日： | 2003-03-12 |
| 发明（设计）人： | M·哈梅斯卢;K·克劳斯 | 申请（专利权）人： | 西门子公司 |
| 主分类号： | H03K19/003 | 分类号： | H03K19/003;G06F1/10;G01R31/319;G10F1/10;H03K5/15 |
| 代理公司： | 中国专利代理(香港)有限公司 | 代理人： | 郑立柱,张志醒 |
| 地址： | 德国*** | 国省代码： | 暂无信息 |
| 权利要求书： | 查看更多 | 说明书： | 查看更多 |
| 摘要： | 集成电路具有至少两个时钟系统，其中相应的时钟从一个时钟输入端(TE1，TE2)通过时钟树形网络(CT1，CT2，CT3)可被传送到各个电路单元或电路块(FFi)。其中对于每个时钟树形网络(CT1，CT2，CT3)配置一个受控开关(MU1，MU2，MU3)，借助它们在选择的工作状态中使一个公共时钟可被传送给所有时钟树形网络，其中至少一个第一时钟树形网络(CT1，CT2)的前面连接有一个PLL单元及为了形成相位调节环(PLL)该时钟树形网络的一个输出端与PLL单元的一个输入端相连接，及在选择的工作状态中这些开关被这样地控制，即公共时钟仅被传送给最后的时钟树形网络(CT3)及该时钟树形网络的输出端与至少第一时钟树形网络(CT1，CT2)的PLL单元的另一输入端相连接。 | ||
| 搜索关键词： | 具有 至少 两个 时钟 系统 集成电路 | ||
【主权项】：
1.集成电路，具有：至少两个时钟系统，其中相应的时钟从一个时钟输入端(TE1，TE2)通过时钟树形网络(CT1，CT2，CT3)可被传送到各个电路单元或电路块(FFi)；及至少一个受控开关(MU1，MU2，MU3)，借助该开关对于所选择的工作状态可使一个公共的时钟置于所有时钟树形网络上；其中至少在一个第一时钟树形网络(CT1，CT2)前连接一个PLL单元，及为了形成相位调节环(PLL)该时钟树形网络的一个输出端与PLL单元(PL1)的一个输入端相连接，其特征在于：对于每个时钟树形网络(CT1，CT2，CT3)配置一个受控开关(MU1，MU2，MU3)，及在选择的工作状态中这些开关被这样地控制，即公共时钟仅被传送给最后的时钟树形网络(CT3)及该时钟树形网络的输出端与至少第一时钟树形网络(CT1，CT2)的PLL单元的另一输入端相连接。
下载完整专利技术内容需要扣除积分，VIP会员可以免费下载。
该专利技术资料仅供研究查看技术是否侵权等信息，商用须获得专利权人授权。该专利全部权利属于西门子公司，未经西门子公司许可，擅自商用是侵权行为。如果您想购买此专利、获得商业授权和技术合作，请联系【客服】
本文链接：http://www.vipzhuanli.com/patent/00813005.1/，转载请声明来源钻瓜专利网。
- 上一篇：稳定化的含多肽的液体药物组合物
- 下一篇：在动物食物中加入四环素类药物
