[发明专利]控制管线逻辑架构无效
| 申请号： | 01100833.4 | 申请日： | 2001-01-15 |
| 公开（公告）号： | CN1366249A | 公开（公告）日： | 2002-08-28 |
| 发明（设计）人： | 后健慈;徐秀莹 | 申请（专利权）人： | 英属维京群岛盖内蒂克瓦耳有限公司 |
| 主分类号： | G06F13/38 | 分类号： | G06F13/38;G06F13/40 |
| 代理公司： | 中国商标专利事务所 | 代理人： | 宋义兴 |
| 地址： | 英属维京群*** | 国省代码： | 暂无信息 |
| 权利要求书： | 查看更多 | 说明书： | 查看更多 |
| 摘要： | 本发明涉及一种控制管线逻辑架构,其包括复数个组合式逻辑单元,每个组合式逻辑性单元由一组合式逻辑元件、一活动位元、一随机杂讯产生器组成;当没有输入流入控制管线逻辑架构内时,随机杂讯产生器将产生随机杂讯,而活动位元将迫使组合逻辑元件接收随机杂讯为选择的输入,始终维持控制管线逻辑架构于运作状态,以免除控制管线逻辑显露出其内部的功能,藉以保护控制管线逻辑避免被不当的监看和观察。 | ||
| 搜索关键词： | 控制 管线 逻辑 架构 | ||
【主权项】：
1、一种控制管线逻辑架构，系将多个指令重叠起来，根据每一个阶段的输入决定流动路径，其特征在于控制管线逻辑架构包括有：复数个组合式逻辑单元，每个组合式逻辑单元由一组合式逻辑元件、一活动位元、一随机杂讯产生器组成；组合式逻辑元件，系负责执行部分的输入信号，每一个组合式逻辑元件的输入与输出端分别连结一正反器；一随机杂讯产生器，系产生随机杂讯去模拟输入流入组合式逻辑元件；一活动位元，表现出活动与不活动状态，用以控制组合逻辑元件接受真实输入或是强迫接受随机杂讯；藉由上述构件组合成复数个资料流通路径；当没有输入流入控制管线逻辑架构之内时，随机杂讯产生器将产生随机杂讯而活动位元将迫使组合逻辑元件接收随机杂讯为选择的输入，始终维持控制管线逻辑架构于活动状态。
下载完整专利技术内容需要扣除积分，VIP会员可以免费下载。
该专利技术资料仅供研究查看技术是否侵权等信息，商用须获得专利权人授权。该专利全部权利属于英属维京群岛盖内蒂克瓦耳有限公司，未经英属维京群岛盖内蒂克瓦耳有限公司许可，擅自商用是侵权行为。如果您想购买此专利、获得商业授权和技术合作，请联系【客服】
本文链接：http://www.vipzhuanli.com/patent/01100833.4/，转载请声明来源钻瓜专利网。
