[发明专利]CMOS电路的n阱偏压的预设电路及其方法无效
申请号: | 01103815.2 | 申请日: | 2001-02-15 |
公开(公告)号: | CN1369968A | 公开(公告)日: | 2002-09-18 |
发明(设计)人: | 姚启泰;沈威辰;刘鸿志 | 申请(专利权)人: | 矽统科技股份有限公司 |
主分类号: | H03K17/08 | 分类号: | H03K17/08;H03K19/0948;H01L27/092 |
代理公司: | 永新专利商标代理有限公司 | 代理人: | 蹇炜 |
地址: | 中国*** | 国省代码: | 台湾;71 |
权利要求书: | 查看更多 | 说明书: | 查看更多 |
摘要: | 本发明说明一种互补式金属氧化物半导体电路的n阱偏压的预设电路及其方法。本发明在电源开启的瞬间将位于n阱区域的一n阱偏压点电连接至电源电压,以避免晶体管电路发生锁定效应。在若干个时钟脉冲后,将该电源电压隔离于该n阱偏压点,且将一n阱偏压电路的输出电连接至该n阱偏压点,以降低该晶体管电路的体效应。 | ||
搜索关键词: | cmos 电路 偏压 预设 及其 方法 | ||
【主权项】:
1.一种互补式金属氧化物半导体电路的n阱偏压的预设电路,包含:一电源开启检测模块,用于检测该晶体管电路的电源是否开启;一n阱偏压电路,用于产生电压值小于电源端电压的一输出;及一切换开关模块,连接于该电源开启检测模块及该n阱偏压电路;若该电源开启检测模块检测出该晶体管电路电源的开启,则电连接该电源端至该晶体管电路的一n阱偏压点,以避免该晶体管电路发生锁定效应;且在若干个时钟脉冲后,将该电源端隔离于该n阱偏压点,且电连接该n阱偏压电路的输出至该n阱偏压点,以降低该晶体管电路的体效应。
下载完整专利技术内容需要扣除积分,VIP会员可以免费下载。
该专利技术资料仅供研究查看技术是否侵权等信息,商用须获得专利权人授权。该专利全部权利属于矽统科技股份有限公司,未经矽统科技股份有限公司许可,擅自商用是侵权行为。如果您想购买此专利、获得商业授权和技术合作,请联系【客服】
本文链接:http://www.vipzhuanli.com/patent/01103815.2/,转载请声明来源钻瓜专利网。