[发明专利]一种计算机组成原理的实验装置

摘要

本发明涉及一种计算机组成原理的实验装置，由数据通路和控制器组成，数据通路和控制器之间由可插拔的导线连接。数据通路包括主运算器、两个带多路开关的数据寄存器、两个三态门、寄存器堆、暂存寄存器、双端口存储器、左地址寄存器、带多路开关的右地址寄存器、一个带三态门的中断地址寄存器、程序计数器等。使用本装置，学生自己设计控制器和进行流水实验，以加深对计算机组成原理和计算机系统结构的理解。

主权项

1、一种计算机组成原理的实验装置，该实验装置由数据通路和控制器组成，数据通路和控制器之间由可插拔的导线连接；其特征在于所述的数据通路包括主运算器、两个带多路开关的数据寄存器、两个三态门、寄存器堆、暂存寄存器、双端口存储器、左地址寄存器、带多路开关的右地址寄存器、一个带三态门的中断地址寄存器、程序计数器、辅运算器、带多路开关的操作数寄存器和指令寄存器；上述各部分的连接关系为：从程序计数器取出的指令地址，送往带多路开关的右地址寄存器，根据该寄存器提供的指令地址，从双端口存储器右端口取出指令送往指令总线，指令寄存器接收指令总线上的指令，并把它保存在指令寄存器中；指令寄存器中的指令操作码送往控制器，控制器根据该操作码产生本指令操作所需的各种控制信号；指令寄存器中的指令操作数送往寄存器堆，并根据上述控制信号，从寄存器堆中取出指令操作数指定的两个运算操作数，分别送往两个带多路开关的数据寄存器寄存；主运算器根据控制器送来的控制信号，对两个操作数进行运算；运算数据结果送往数据总线，并通过数据总线，写入双端口存储器中，或先送暂存寄存器保存，然后写入寄存器堆中的由指令操作数指定的寄存器中；运算标志结果送控制器，以产生控制信号；寄存器堆中读出的一路数据送往一个带多路开关的数据寄存器，同时通过三态门送往数据总线，并通过数据总线送往左地址寄存器，作为双端口存储器的地址，根据该地址，从双端口存储器左端口读出的数据送往数据总线，通过数据总线送往暂存寄存器寄存，然后写入寄存器堆中由指令的操作码指定的寄存器；指令寄存器中的指令操作数同时送往带多路开关的操作数寄存器保存，辅运算器根据操作数寄存器的值和程序计数器的值计算新的程序计数器值，并送往程序计数器保存，供取下一条指令使用；程序计数器中的指令地址同时送往带三态门的中断地址寄存器，供中断时保存中断地址使用，中断地址通过三态门送往数据总线；数据开关的值经三态门送往数据总线，并通过数据总线，将此值同时送往两个带多路开关的寄存器、暂存寄存器、双端口存储器右端口的数据线、左地址寄存器、带多路开关的右地址寄存器以及带多路开关的操作数寄存器，供置数使用。