[发明专利]改进快擦写存储单元编程效率的方法有效

专利信息
申请号: 01109939.9 申请日: 2001-03-26
公开(公告)号: CN1377076A 公开(公告)日: 2002-10-30
发明(设计)人: 林锡聪;李慰严 申请(专利权)人: 华邦电子股份有限公司
主分类号: H01L21/8247 分类号: H01L21/8247;G11C16/00
代理公司: 北京纪凯知识产权代理有限公司 代理人: 程伟
地址: 中国*** 国省代码: 台湾;71
权利要求书: 查看更多 说明书: 查看更多
摘要: 一种包括编程步骤的操作快擦写存储装置的方法,包括提供一快擦写存储装置,该装置具有一第1导电型基材、一位于基材内的第2导电型源极以及位于基材中的第2导电型漏极。该装置可为一分离栅、叠层栅或其它形式的结构。此方法包括在漏极区施加第1极性漏极电压以及在控制栅施加第1导电型控制栅电压。亦包括在保持基材接地时,同时在源极区施加约0.1V至0.5V的第2极性源极电压,以注射电子于一浮置栅极上而编程浮置栅。
搜索关键词: 改进 擦写 存储 单元 编程 效率 方法
【主权项】:
1.一种包括编程步骤的操作快擦写存储构造的方法,包括:提供一快擦写存储装置,该快擦写存储装置具有一第1导电型本体、形成于该本体中的第2导电型源极以及形成于该本体中的第2导电型漏极;于该漏极施加第1极性的漏极电压,在一控制栅施加第1极性的控制栅电压;以及当保持该本体于接地电压时,于该源极施加约为0.1V至0.5V的第2极性的源极电压,以注射电子于一浮置栅极上;其中该第2极性的源极电压是藉由一耦接至源极的偏压产生电路(bias-potentialgenerationcircuit)施加,而该偏压产生电路是经由一源极偏压线电性耦接至该源极。
下载完整专利技术内容需要扣除积分,VIP会员可以免费下载。

该专利技术资料仅供研究查看技术是否侵权等信息,商用须获得专利权人授权。该专利全部权利属于华邦电子股份有限公司,未经华邦电子股份有限公司许可,擅自商用是侵权行为。如果您想购买此专利、获得商业授权和技术合作,请联系【客服

本文链接:http://www.vipzhuanli.com/patent/01109939.9/,转载请声明来源钻瓜专利网。

×

专利文献下载

说明:

1、专利原文基于中国国家知识产权局专利说明书;

2、支持发明专利 、实用新型专利、外观设计专利(升级中);

3、专利数据每周两次同步更新,支持Adobe PDF格式;

4、内容包括专利技术的结构示意图流程工艺图技术构造图

5、已全新升级为极速版,下载速度显著提升!欢迎使用!

请您登陆后,进行下载,点击【登陆】 【注册】

关于我们 寻求报道 投稿须知 广告合作 版权声明 网站地图 友情链接 企业标识 联系我们

钻瓜专利网在线咨询

周一至周五 9:00-18:00

咨询在线客服咨询在线客服
tel code back_top