[发明专利]输出缓冲电路无效
| 申请号： | 01110178.4 | 申请日： | 2001-03-28 |
| 公开（公告）号： | CN1377139A | 公开（公告）日： | 2002-10-30 |
| 发明（设计）人： | 王锡源 | 申请（专利权）人： | 华邦电子股份有限公司 |
| 主分类号： | H03K19/0185 | 分类号： | H03K19/0185 |
| 代理公司： | 北京纪凯知识产权代理有限公司 | 代理人： | 程伟 |
| 地址： | 中国*** | 国省代码： | 台湾;71 |
| 权利要求书： | 查看更多 | 说明书： | 查看更多 |
| 摘要： | 本发明是一种输出缓冲电路,包括多个第一、第二及第三晶体管。第一晶体管以漏极与源极串连,两端及晶体管相连处具有第一、第二及至少一第三节点,栅极共同连接接收一输入信号且第二节点连接第一电位。第二晶体管与第一晶体管互为反型晶体管,源极共同连接第二电位,漏极共同连接输出端,栅极则分别连接第一及第三节点。第三晶体管与第一晶体管互为反型晶体管,源极共同连接第二电位,栅极共同连接接收输入信号,漏极则分别连接第二晶体管的栅极。 | ||
| 搜索关键词： | 输出 缓冲 电路 | ||
【主权项】：
1.一种输出缓冲电路，包括：多个第一晶体管，以漏极与源极相连的方式串连而在两端及晶体管相连处分别具有一第一、第二及至少一第三节点，栅极共同连接接收一输入信号且该第二节点连接至一第一电位；多个第二晶体管，与这些第一晶体管互为反型晶体管，源极共同连接至一第二电位，漏极共同连接至一输出端，栅极则分别连接至该第一及第三节点；多个第三晶体管，与这些第一晶体管互为反型晶体管，源极共同连接至该第二电位，栅极共同连接接收该输入信号，漏极则分别连接至这些第二晶体管的栅极。
下载完整专利技术内容需要扣除积分，VIP会员可以免费下载。
该专利技术资料仅供研究查看技术是否侵权等信息，商用须获得专利权人授权。该专利全部权利属于华邦电子股份有限公司，未经华邦电子股份有限公司许可，擅自商用是侵权行为。如果您想购买此专利、获得商业授权和技术合作，请联系【客服】
本文链接：http://www.vipzhuanli.com/patent/01110178.4/，转载请声明来源钻瓜专利网。
