[发明专利]下埋式微细金属连线的制造方法有效
申请号: | 01116070.5 | 申请日: | 2001-05-14 |
公开(公告)号: | CN1385889A | 公开(公告)日: | 2002-12-18 |
发明(设计)人: | 曾鸿辉 | 申请(专利权)人: | 世界先进积体电路股份有限公司 |
主分类号: | H01L21/768 | 分类号: | H01L21/768 |
代理公司: | 北京三友知识产权代理有限公司 | 代理人: | 刘朝华 |
地址: | 台湾省新竹*** | 国省代码: | 台湾;71 |
权利要求书: | 查看更多 | 说明书: | 查看更多 |
摘要: | 一种下埋式细微金属连线的制造方法,反覆的沉积膜层于凸起于半导体底材表面的绝缘区块上,进行蚀刻程序以定义侧壁间隙壁于绝缘区块上,对沉积的膜层厚度进行控制,调整所制作侧壁间隙壁的宽度,使位于半导体底材上的侧壁间隙壁具有远小于微影制程最小允许线宽的宽度,再利用侧壁间隙壁作为蚀刻罩幕,对其下的介电层进行蚀刻,制作出宽度细微的沟渠结构,再进行金属的沉积与研磨程序,在沟渠中形成细微的多数条金属连线。达到进一步缩小元件尺寸的功效。 | ||
搜索关键词: | 式微 金属 连线 制造 方法 | ||
【主权项】:
1、一种下埋式微细金属连线的制造方法,其特征在于:它包括下列步骤:(1)于半导体底材上形成介电层;(2)于该介电层上表面制作多数个绝缘区块,该每一个绝缘区块具有3个单位的宽度,且任两个该绝缘区块之间,具有宽度5个单位的间隔;(3)于该绝缘区块侧壁上形成第一侧壁间隙壁,该第一侧壁间隙壁具有1个单位的宽度;(4)移除该多数个绝缘区块;(5)于该第一侧壁间隙壁的侧壁上形成第二侧壁间隙壁,该第二侧壁间隙壁具有1个单位的宽度;(6)于两个相邻的该第二侧壁间隙壁间的空隙中形成填充物,该填充物具有1个单位的宽度;(7)移除该第二侧壁间隙壁;(8)使用该第一侧壁间隙壁与该填充物作为蚀刻罩幕,对该介电层进行非均向性蚀刻,以于该介电层中形成多数个沟渠结构;(9)于该多数个沟渠中填充金属,以形成多数条金属连线。
下载完整专利技术内容需要扣除积分,VIP会员可以免费下载。
该专利技术资料仅供研究查看技术是否侵权等信息,商用须获得专利权人授权。该专利全部权利属于世界先进积体电路股份有限公司,未经世界先进积体电路股份有限公司许可,擅自商用是侵权行为。如果您想购买此专利、获得商业授权和技术合作,请联系【客服】
本文链接:http://www.vipzhuanli.com/patent/01116070.5/,转载请声明来源钻瓜专利网。
- 上一篇:倒装片封装、其电路板以及其封装方法
- 下一篇:数据流的编码
- 同类专利
- 专利分类
H01 基本电气元件
H01L 半导体器件;其他类目中不包括的电固体器件
H01L21-00 专门适用于制造或处理半导体或固体器件或其部件的方法或设备
H01L21-02 .半导体器件或其部件的制造或处理
H01L21-64 .非专门适用于包含在H01L 31/00至H01L 51/00各组的单个器件所使用的除半导体器件之外的固体器件或其部件的制造或处理
H01L21-66 .在制造或处理过程中的测试或测量
H01L21-67 .专门适用于在制造或处理过程中处理半导体或电固体器件的装置;专门适合于在半导体或电固体器件或部件的制造或处理过程中处理晶片的装置
H01L21-70 .由在一共用基片内或其上形成的多个固态组件或集成电路组成的器件或其部件的制造或处理;集成电路器件或其特殊部件的制造
H01L 半导体器件;其他类目中不包括的电固体器件
H01L21-00 专门适用于制造或处理半导体或固体器件或其部件的方法或设备
H01L21-02 .半导体器件或其部件的制造或处理
H01L21-64 .非专门适用于包含在H01L 31/00至H01L 51/00各组的单个器件所使用的除半导体器件之外的固体器件或其部件的制造或处理
H01L21-66 .在制造或处理过程中的测试或测量
H01L21-67 .专门适用于在制造或处理过程中处理半导体或电固体器件的装置;专门适合于在半导体或电固体器件或部件的制造或处理过程中处理晶片的装置
H01L21-70 .由在一共用基片内或其上形成的多个固态组件或集成电路组成的器件或其部件的制造或处理;集成电路器件或其特殊部件的制造