[发明专利]半导体装置无效
| 申请号： | 01117047.6 | 申请日： | 2001-01-30 |
| 公开（公告）号： | CN1334605A | 公开（公告）日： | 2002-02-06 |
| 发明（设计）人： | 国清辰也 | 申请（专利权）人： | 三菱电机株式会社 |
| 主分类号： | H01L29/78 | 分类号： | H01L29/78;H01L27/12 |
| 代理公司： | 中国专利代理(香港)有限公司 | 代理人： | 程天正,叶恺东 |
| 地址： | 日本*** | 国省代码： | 暂无信息 |
| 权利要求书： | 查看更多 | 说明书： | 查看更多 |
| 摘要： | 在SOI基板1的元件分离区域中,STI10形成在硅层4内。在元件分离区域的端部,在硅层4的上表面内以埋入STI10一部分的上表面内的方式选择性地形成P+型杂质扩散区域11。在SOI基板1的元件形成区域中,在硅层4的上表面内形成接触杂质扩散区域11侧面的本体区域15。钨插塞14通过阻挡膜13接触杂质扩散区域11,并且通过阻挡膜13接触栅电极9上表面的一部分及侧面。本半导体装置在SOI－DTMOSFET中能避免或抑制伴随在硅层内形成栅极一体接触区的面积损失。 | ||
| 搜索关键词： | 半导体 装置 | ||
【主权项】：
1.一种半导体装置，其包括：叠层结构的SOI基板，其中依次层叠有半导体基板，绝缘层及半导体层，元件分离绝缘膜，形成在所述SOI基板的元件分离区域中的所述半导体层内，本体区域，选择地形成在在由所述元件分离绝缘膜限定的所述SOI基板的元件形成区域中的所述半导体层内，栅电极，其通过栅极绝缘膜形成在所述本体区域上，覆盖所述元件分离绝缘膜及所述栅电极的层间绝缘膜，可选择地形成在所述层间绝缘膜中的接触孔，以便暴露出所述层间绝缘膜的一部分且在平面图上与所述元件分离绝缘膜的一部分重叠，以及连接体，包括形成在所述接触孔内的导体，以便电连接所述栅电极及所述本体区域，其中，所述连接体底面的至少一部分在平面图中与所述元件分离绝缘膜重叠。
下载完整专利技术内容需要扣除积分，VIP会员可以免费下载。
该专利技术资料仅供研究查看技术是否侵权等信息，商用须获得专利权人授权。该专利全部权利属于三菱电机株式会社，未经三菱电机株式会社许可，擅自商用是侵权行为。如果您想购买此专利、获得商业授权和技术合作，请联系【客服】
本文链接：http://www.vipzhuanli.com/patent/01117047.6/，转载请声明来源钻瓜专利网。
- 上一篇：无线通信基站发射定时偏移校正系统
- 下一篇：带形刀片的加工装置和方法
- 同类专利
- 专利分类
