[发明专利]单晶体管非易失性存储器元件的制法有效
| 申请号： | 01118116.8 | 申请日： | 2001-05-16 |
| 公开（公告）号： | CN1153276C | 公开（公告）日： | 2004-06-09 |
| 发明（设计）人： | 曾鸿辉 | 申请（专利权）人： | 世界先进积体电路股份有限公司 |
| 主分类号： | H01L21/82 | 分类号： | H01L21/82 |
| 代理公司： | 北京三友知识产权代理有限公司 | 代理人： | 刘朝华 |
| 地址： | 台湾省新竹*** | 国省代码： | 中国台湾;71 |
| 权利要求书： | 查看更多 | 说明书： | 查看更多 |
| 摘要： | 一种单晶体管非易失性存储器元件的制法，在半导体基材上形成第一氧化层做为牺牲层，再形成氮化硅层，之后图形化以形成开口，曝露一部分的半导体基材，沿开口表面及氮化硅层之上形成第二氧化层，在开口侧壁的第二氧化层上蚀刻形成侧壁间隙，在曝露的半导体基材上形成栅极介电层，以化学机械研磨方式研磨第一多晶硅层，剥除氮化硅层、间隙壁、牺牲层。隧穿介电层和控制栅极则分别形成于悬浮栅极表面之上。具有制程简便和提升电子注入效率的功效。 | ||
| 搜索关键词： | 晶体管 非易失性存储器 元件 制法 | ||
【主权项】：
1、一种单晶体管非易失性存储器元件的制法，其特征在于：它包括如下步骤：(1)在半导体基板上形成一牺牲层；(2)在该牺牲层上形成第一介电层；(3)将图形转换于该牺牲层及该第一介电层之上，以形成开口，由此曝露一部分的半导体基材；(4)沿该开口表面和牺牲层上形成第二介电层；(5)蚀刻该第二介电层，在该开口的侧壁上形成侧壁间隙壁，该半导体基材曝露于该间隙壁之间；(6)于该半导体基材曝露处形成栅介电层；(7)于该第一介电层上形成第一导电层，回填该开口；(8)移除该第一导电层达到平坦化表面；(9)移除该第一介电层、侧壁间隙壁及牺牲层，形成悬浮栅极；(10)于该悬浮栅极表面形成隧穿介电层；(11)于该隧穿介电层之上形成第二导电层，作为控制栅极。
下载完整专利技术内容需要扣除积分，VIP会员可以免费下载。
该专利技术资料仅供研究查看技术是否侵权等信息，商用须获得专利权人授权。该专利全部权利属于世界先进积体电路股份有限公司，未经世界先进积体电路股份有限公司许可，擅自商用是侵权行为。如果您想购买此专利、获得商业授权和技术合作，请联系【客服】
本文链接：http://www.vipzhuanli.com/patent/01118116.8/，转载请声明来源钻瓜专利网。
- 上一篇：改善分离栅极式闪存氧化层品质的方法
- 下一篇：集成电路研磨平坦化的方法
- 同类专利
- 专利分类
H01 基本电气元件
H01L 半导体器件；其他类目中不包括的电固体器件
H01L21-00 专门适用于制造或处理半导体或固体器件或其部件的方法或设备
H01L21-02 .半导体器件或其部件的制造或处理
H01L21-64 .非专门适用于包含在H01L 31/00至H01L 51/00各组的单个器件所使用的除半导体器件之外的固体器件或其部件的制造或处理
H01L21-66 .在制造或处理过程中的测试或测量
H01L21-67 .专门适用于在制造或处理过程中处理半导体或电固体器件的装置；专门适合于在半导体或电固体器件或部件的制造或处理过程中处理晶片的装置
H01L21-70 .由在一共用基片内或其上形成的多个固态组件或集成电路组成的器件或其部件的制造或处理；集成电路器件或其特殊部件的制造
H01L 半导体器件；其他类目中不包括的电固体器件
H01L21-00 专门适用于制造或处理半导体或固体器件或其部件的方法或设备
H01L21-02 .半导体器件或其部件的制造或处理
H01L21-64 .非专门适用于包含在H01L 31/00至H01L 51/00各组的单个器件所使用的除半导体器件之外的固体器件或其部件的制造或处理
H01L21-66 .在制造或处理过程中的测试或测量
H01L21-67 .专门适用于在制造或处理过程中处理半导体或电固体器件的装置；专门适合于在半导体或电固体器件或部件的制造或处理过程中处理晶片的装置
H01L21-70 .由在一共用基片内或其上形成的多个固态组件或集成电路组成的器件或其部件的制造或处理；集成电路器件或其特殊部件的制造
