[发明专利]简化的里德－索罗门译码电路及其译码方法有效
| 申请号： | 01122444.4 | 申请日： | 2001-07-09 |
| 公开（公告）号： | CN1144376C | 公开（公告）日： | 2004-03-31 |
| 发明（设计）人： | 简大翔 | 申请（专利权）人： | 矽统科技股份有限公司 |
| 主分类号： | H03M13/00 | 分类号： | H03M13/00 |
| 代理公司： | 北京市柳沈律师事务所 | 代理人： | 马莹 |
| 地址： | 台湾省新竹*** | 国省代码： | 中国台湾;71 |
| 权利要求书： | 查看更多 | 说明书： | 查看更多 |
| 摘要： | 在执行里德-索罗门译码时，从误差位置数据中找出误差量的佛尼算法被简化。一次元减少的征候多项式与误差定位器多项式被应用在计算一个简化的误差求值器多项式。次元减少的征候多项式的每一元件具有低于一个限定值减1的位阶，其中该限定值低于误差修正能力的两倍。在误差求值器多项式中位阶高于该限定值的元件均被消除。误差多项式因此根据次元减少的征候多项式以及简化的误差求值器多项式而被产生。 | ||
| 搜索关键词： | 简化 索罗门 译码 电路 及其 方法 | ||
【主权项】：
1.一种里德-索罗门译码电路，以译码及修正经由具有t误差修正能力的里德-索罗门码所编码的信息中的误差，其特征在于包括：一个征候计算器，响应于该信息，以产生该信息的一个征候多项式；一个误差定位器多项式计算器，响应于该征候多项式，以产生一个误差定位器多项式；一个选择器，响应于该征候多项式，以产生一次元减少的征候多项式，该次元减少的征候多项式的每一元件具有小于一个限定值的位阶，其中该限定值介于t与2 t之间；一个简化的误差多项式计算器，响应该误差定位器多项式以及该次元减少的征候多项式，进一步产生一个简化的误差求值器多项式，以产生一个误差多项式，位阶高于该限定值减1的简化的误差求值器多项式的每一元件被消除；以及一个误差修正器，响应该误差多项式以及该信息，以产生一个译码的信息。
下载完整专利技术内容需要扣除积分，VIP会员可以免费下载。
该专利技术资料仅供研究查看技术是否侵权等信息，商用须获得专利权人授权。该专利全部权利属于矽统科技股份有限公司，未经矽统科技股份有限公司许可，擅自商用是侵权行为。如果您想购买此专利、获得商业授权和技术合作，请联系【客服】
本文链接：http://www.vipzhuanli.com/patent/01122444.4/，转载请声明来源钻瓜专利网。
- 上一篇：在信道编码器的输入级中预先插入已知比特的装置和方法
- 下一篇：信道编码装置
- 同类专利
- 专利分类
