[发明专利]具有闸极堆叠介电层的半导体内存组件的制作方法无效

专利信息
申请号: 01124990.0 申请日: 2001-08-09
公开(公告)号: CN1402334A 公开(公告)日: 2003-03-12
发明(设计)人: 骆统;林经祥;黄燿林 申请(专利权)人: 旺宏电子股份有限公司
主分类号: H01L21/82 分类号: H01L21/82;H01L21/8246;H01L21/283;H01L21/336
代理公司: 上海专利商标事务所 代理人: 任永武
地址: 台湾省新竹科学*** 国省代码: 台湾;71
权利要求书: 查看更多 说明书: 查看更多
摘要: 一种具有闸极堆叠介电层的半导体内存组件的制作方法,它包括一第一介电层形成于具有一第一导电性的一半导体基底上,一第一导电层形成于第一介电层上,一第二介电层形成于第一导电层上,其中第二介电层依序堆叠形成一第一二氧化硅层、一氮化硅层、一氮氧化硅层及一第二二氧化硅层于第一导电层上而形成;一第二导电层形成于第二介电层上;图案蚀刻第一介电层、第一导电层、第二介电层及第二导电层,以形成一第一闸极介电层、一浮动逻辑闸极、一第二闸极介电层及一控制闸极;最后,形成具有电性相反于第一导电性的一第二导电性的一漏极/源极于浮动逻辑闸极一侧的半导体基底中。
搜索关键词: 具有 堆叠 介电层 半导体 内存 组件 制作方法
【主权项】:
1.一种具有闸极堆叠介电层的半导体内存组件的制作方法,其特征在于,至少包括:形成一第一介电层于具有一第一导电性的一半导体基底上;形成一第一导电层于所述第一介电层上;形成一第二介电层于所述第一导电层上,所述第二介电层是通过依序堆叠形成一第一二氧化硅层、一氮化硅层、一氮氧化硅层及一第二二氧化硅层于所述第一导电层上而形成;形成一第二导电层于所述第二介电层上;图案蚀刻所述第一介电层、所述第一导电层、所述第二介电层及所述第二导电层,以形成一第一闸极介电层、一浮动逻辑闸极、一第二闸极介电层及一控制闸极;及形成具有电性相反于所述第一导电性的一第二导电性的一漏极/源极于所述浮动逻辑闸极一侧的所述半导体基底中。
下载完整专利技术内容需要扣除积分,VIP会员可以免费下载。

该专利技术资料仅供研究查看技术是否侵权等信息,商用须获得专利权人授权。该专利全部权利属于旺宏电子股份有限公司,未经旺宏电子股份有限公司许可,擅自商用是侵权行为。如果您想购买此专利、获得商业授权和技术合作,请联系【客服

本文链接:http://www.vipzhuanli.com/patent/01124990.0/,转载请声明来源钻瓜专利网。

×

专利文献下载

说明:

1、专利原文基于中国国家知识产权局专利说明书;

2、支持发明专利 、实用新型专利、外观设计专利(升级中);

3、专利数据每周两次同步更新,支持Adobe PDF格式;

4、内容包括专利技术的结构示意图流程工艺图技术构造图

5、已全新升级为极速版,下载速度显著提升!欢迎使用!

请您登陆后,进行下载,点击【登陆】 【注册】

关于我们 寻求报道 投稿须知 广告合作 版权声明 网站地图 友情链接 企业标识 联系我们

钻瓜专利网在线咨询

周一至周五 9:00-18:00

咨询在线客服咨询在线客服
tel code back_top