[发明专利]半导体器件及其制造方法

摘要

作为连接在半导体衬底上线和间距宽度不同的2个线和间距图案组的区域的配线图案,线和间距宽度小的区域的线图案的偶数的图案,在和线和间距宽度大的区域的线图案连接的同时,在长度方向的中途使线宽度阶梯形加粗,线和间距宽度小的区域的线图案的奇数的图案,使其终端位置在连接区域中各不相同。由此,抑制在连接区域上使用光刻法形成细微的配线图案时的析像度和焦深的恶化。

主权项

1.一种半导体器件，具备：半导体衬底；在上述半导体衬底上的第1区域上，分别隔着线间间距S顺序排列由分别具有线宽度L的导电体组成的第1、第2、第3、第4线图案形成的第1线和间距图案组；在上述半导体衬底上的第2区域上，隔着线间间距S以上的刻度顺序排列由分别具有线宽度L以上的导电体组成的第5、第6线图案形成的第2线和间距图案组；在上述半导体衬底上的上述第1区域和第2区域之间存在的第3区域上，形成有由连接上述第1线图案和上述第5线图案的导电体构成的第7线图案以及由连接上述第3线图案和上述第6线图案的导电体组成的第8线图案的第3线和间距图案组，上述第2线图案在上述第1区域和第3区域的边界位置终止，上述第4线图案在上述第3区域和第2区域的边界位置终止。