[发明专利]半导体器件无效
| 申请号： | 01125722.9 | 申请日： | 2001-08-23 |
| 公开（公告）号： | CN1388582A | 公开（公告）日： | 2003-01-01 |
| 发明（设计）人： | 松永範昭 | 申请（专利权）人： | 株式会社东芝 |
| 主分类号： | H01L23/52 | 分类号： | H01L23/52;H01L21/768;H01L21/31 |
| 代理公司： | 中国国际贸易促进委员会专利商标事务所 | 代理人： | 王永刚 |
| 地址： | 日本*** | 国省代码： | 暂无信息 |
| 权利要求书： | 查看更多 | 说明书： | 查看更多 |
| 摘要： | 抑制水分浸入芯片的半导体器件,具备第1绝缘膜;在上述第1绝缘膜内形成的第1布线;在上述第1布线和上述第1绝缘膜上形成的层间绝缘膜;在上述层间绝缘膜内形成并介以第1连接部与上述第1布线导通的第2布线;在上述第2布线和上述层间绝缘膜上形成的钝化膜。上述第1绝缘膜、钝化膜的至少一方是以SION为主的膜、或以SIN为主的膜、或者这些膜的叠层膜,上述层间绝缘膜为低介电常数膜。 | ||
| 搜索关键词： | 半导体器件 | ||
【主权项】：
1、一种半导体器件，其特征是具备：第1绝缘膜、上述第1绝缘膜内形成的第1布线、上述第1布线和上述第1绝缘膜上形成的第2绝缘膜、形成于上述第2绝缘膜内，介以第1连接部与上述第1布线导通的第2布线、和上述第2布线和上述第2绝缘膜上作为层间绝缘膜或钝化膜而形成的第3绝缘膜；以及上述第1、第3绝缘膜的至少一方是以SiON为主的膜、或以SiN为主的膜、或者这些膜的叠层膜，上述第2绝缘膜是低介电常数膜。
下载完整专利技术内容需要扣除积分，VIP会员可以免费下载。
该专利技术资料仅供研究查看技术是否侵权等信息，商用须获得专利权人授权。该专利全部权利属于株式会社东芝，未经株式会社东芝许可，擅自商用是侵权行为。如果您想购买此专利、获得商业授权和技术合作，请联系【客服】
本文链接：http://www.vipzhuanli.com/patent/01125722.9/，转载请声明来源钻瓜专利网。
- 上一篇：高压偏转电路
- 下一篇：基站装置、控制站装置和发送功率控制方法
